Universidade Federal do Rio de Janeiro Escola Politécnica Departamento de Engenharia Eletrônica e de Computação 1a Prova de Circuitos Lógicos - 17/05/2018

1) Analise o circuito abaixo e implemente a mesma função F utilizando: (a) o menor número possível de CIs de portas lógicas; (b) um multiplexador 4:1 e o menor número possível de CIs de portas lógicas NAND.

4 pontos

2) Projete um circuito combinacional com entradas A, B, C e D , e duas saídas X e Y, tal que X e Y sejam interpretadas como formadoras do número XY2 . Este número XY2 representa a quantidade de entradas ativas LOW no instante considerado, sabendo que sempre há, no mínimo, uma entrada ativa e, no máximo, 3 entradas ativas simultaneamente. Utilize somente portas lógicas.

3 pontos

3) Projete uma unidade lógica e aritmética (ULA), utilizando somente portas lógicas, que realize as seguintes operações entre 2 números A e B de n bits : aritméticas ADIÇÃO e SUBTRAÇÃO (ambas sem sinal) lógicas OR e XOR Utilize a técnica dos circuitos expansíveis, especificando inicialmente o bloco básico e, em seguida, implementando o circuito para n = 4 .

3 pontos

A C DB

F

MUX 4:1

74LS153I3aI2aI1aI0aS1S0I3bI2bI1bI0b

Ea

Eb

Ya

Yb

1) Analise o circuito abaixo e implemente a mesma função F utilizando: (a) o menor número possível de CIs de portas lógicas; (b) um multiplexador 4:1 e o menor número possível de CIs de portas lógicas NAND.

4 pontos

A C DB

F

MUX 4:1

74LS153I3aI2aI1aI0aS1S0I3bI2bI1bI0b

Ea

Eb

Ya

Yb

1) Analise o circuito abaixo e implemente a mesma função F utilizando: (a) o menor número possível de CIs de portas lógicas; (b) um multiplexador 4:1 e o menor número possível de CIs de portas lógicas NAND.

4 pontos

A C DB

F

MUX 4:1

74LS153I3aI2aI1aI0aS1S0I3bI2bI1bI0b

Ea

Eb

Ya

Yb

ACD’ ABD

A’ . (B’ ϴ C’)

CD’

AB’C’D

1) Analise o circuito abaixo e implemente a mesma função F utilizando: (a) o menor número possível de CIs de portas lógicas; (b) um multiplexador 4:1 e o menor número possível de CIs de portas lógicas NAND.

4 pontos

A C DB

F

MUX 4:1

74LS153I3aI2aI1aI0aS1S0I3bI2bI1bI0b

Ea

Eb

Ya

Yb

ACD’ ABD

A’ . (B’ ϴ C’)

CD’

AB’C’D

X

.CD

AB 00 01 11 10

00 1 1

01 1 1 1

11 1 1 1

10 1 1

.CD

AB 00 01 11 10

00 1 1

01 1 1 1

11 1 1 1

10 1 1

.CD

AB 00 01 11 10

00 1 1

01 1 1 1

11 1 1 1

10 1 1 F = CD’ + C.(AϴB)’ + B.(CϴD) + A.(CϴD) + B.(AϴC)’

.CD

AB 00 01 11 10

00 1 1

01 1 1 1

11 1 1 1

10 1 1 F = CD’ + C.(AϴB)’ + B.(CϴD) + A.(CϴD) + B.(AϴC)’

.CD

AB 00 01 11 10

00 1 1

01 1 1 1

11 1 1 1

10 1 1 F = CD’ + C.(AϴB)’ + B.(CϴD) + A.(CϴD) + B.(AϴC)’

.CD

AB 00 01 11 10

00 1 1

01 1 1 1

11 1 1 1

10 1 1 F = CD’ + C.(AϴB)’ + B.(CϴD) + A.(CϴD) + B.(AϴC)’

.CD

AB 00 01 11 10

00 1 1

01 1 1 1

11 1 1 1

10 1 1 F = CD’ + C.(AϴB)’ + B.(CϴD) + A.(CϴD) + B.(AϴC)’

.CD

AB 00 01 11 10

00 1 1

01 1 1 1

11 1 1 1

10 1 1 F = CD’ + C.(AϴB)’ + B.(CϴD) + A.(CϴD) + B.(AϴC)’

Portanto ... F = CD’ + C.(AϴB)’ + B.(CϴD) + A.(CϴD) + B.(AϴC)’

.CD

AB 00 01 11 10

00 1 1

01 1 1 1

11 1 1 1

10 1 1 F = CD’ + C.(AϴB)’ + B.(CϴD) + A.(CϴD) + B.(AϴC)’

Portanto ... F = CD’ + C.(AϴB)’ + B.(CϴD) + A.(CϴD) + B.(AϴC)’

De Morgan ... F = ((C . (A xor B)’)’ . (B . (C xor D))’ . (A . (C xor D))’ . (B . (A xor C)’)’)’

1 NAND 4 ( o not de (A xor B)’), 1 NAND 2 , 1 XOR ( o not de (A xor C)’)

.CD

AB 00 01 11 10

00 1 1

01 1 1 1

11 1 1 1

10 1 1

MUX 4:1

74LS153I3aI2aI1aI0aS1S0I3bI2bI1bI0b

Ea

Eb

Ya

Yb

Se fizermos S1 = C e S0 = D

.CD

AB 00 01 11 10

00 1 1

01 1 1 1

11 1 1 1

10 1 1

MUX 4:1

74LS153I3aI2aI1aI0aS1S0I3bI2bI1bI0b

Ea

Eb

Ya

Yb

Se fizermos S1 = C e S0 = D

Io = A’ . B = (A’ . B)’’ 3

I1 = A + B = (A’ . B’)’ 2

I2 = 1

I3 = A’.B’ + A.B = ((A’.B’)’ . (A.B)’)’ 3

Universidade Federal do Rio de Janeiro Escola Politécnica Departamento de Engenharia Eletrônica e de Computação 1a Prova de Circuitos Lógicos - 17/05/2018

1) Analise o circuito abaixo e implemente a mesma função F utilizando: (a) o menor número possível de CIs de portas lógicas; (b) um multiplexador 4:1 e o menor número possível de CIs de portas lógicas NAND.

4 pontos

2) Projete um circuito combinacional com entradas A, B, C e D , e duas saídas X e Y, tal que X e Y sejam interpretadas como formadoras do número XY2 . Este número XY2 representa a quantidade de entradas ativas LOW no instante considerado, sabendo que sempre há, no mínimo, uma entrada ativa e, no máximo, 3 entradas ativas simultaneamente. Utilize somente portas lógicas.

3 pontos

3) Projete uma unidade lógica e aritmética (ULA), utilizando somente portas lógicas, que realize as seguintes operações entre 2 números A e B de n bits : aritméticas ADIÇÃO e SUBTRAÇÃO (ambas sem sinal) lógicas OR e XOR Utilize a técnica dos circuitos expansíveis, especificando inicialmente o bloco básico e, em seguida, implementando o circuito para n = 4 .

3 pontos

A C DB

F

MUX 4:1

74LS153I3aI2aI1aI0aS1S0I3bI2bI1bI0b

Ea

Eb

Ya

Yb

Universidade Federal do Rio de Janeiro Escola Politécnica Departamento de Engenharia Eletrônica e de Computação 1a Prova de Circuitos Lógicos - 17/05/2018

1) Analise o circuito abaixo e implemente a mesma função F utilizando: (a) o menor número possível de CIs de portas lógicas; (b) um multiplexador 4:1 e o menor número possível de CIs de portas lógicas NAND.

4 pontos

2) Projete um circuito combinacional com entradas A, B, C e D , e duas saídas X e Y, tal que X e Y sejam interpretadas como formadoras do número XY2 . Este número XY2 representa a quantidade de entradas ativas LOW no instante considerado, sabendo que sempre há, no mínimo, uma entrada ativa e, no máximo, 3 entradas ativas simultaneamente. Utilize somente portas lógicas.

3 pontos

3) Projete uma unidade lógica e aritmética (ULA), utilizando somente portas lógicas, que realize as seguintes operações entre 2 números A e B de n bits : aritméticas ADIÇÃO e SUBTRAÇÃO (ambas sem sinal) lógicas OR e XOR Utilize a técnica dos circuitos expansíveis, especificando inicialmente o bloco básico e, em seguida, implementando o circuito para n = 4 .

3 pontos

A C DB

F

MUX 4:1

74LS153I3aI2aI1aI0aS1S0I3bI2bI1bI0b

Ea

Eb

Ya

Yb

.CD

AB 00 01 11 10

00 X 1 1

01 1 1

11 1 1

10 1 1

.CD

AB 00 01 11 10

00 X 1 1 1

01 1 1 1

11 1

10 1 1 1

X Y

Universidade Federal do Rio de Janeiro Escola Politécnica Departamento de Engenharia Eletrônica e de Computação 1a Prova de Circuitos Lógicos - 17/05/2018

1) Analise o circuito abaixo e implemente a mesma função F utilizando: (a) o menor número possível de CIs de portas lógicas; (b) um multiplexador 4:1 e o menor número possível de CIs de portas lógicas NAND.

4 pontos

2) Projete um circuito combinacional com entradas A, B, C e D , e duas saídas X e Y, tal que X e Y sejam interpretadas como formadoras do número XY2 . Este número XY2 representa a quantidade de entradas ativas LOW no instante considerado, sabendo que sempre há, no mínimo, uma entrada ativa e, no máximo, 3 entradas ativas simultaneamente. Utilize somente portas lógicas.

3 pontos

3) Projete uma unidade lógica e aritmética (ULA), utilizando somente portas lógicas, que realize as seguintes operações entre 2 números A e B de n bits : aritméticas ADIÇÃO e SUBTRAÇÃO (ambas sem sinal) lógicas OR e XOR Utilize a técnica dos circuitos expansíveis, especificando inicialmente o bloco básico e, em seguida, implementando o circuito para n = 4 .

3 pontos

A C DB

F

MUX 4:1

74LS153I3aI2aI1aI0aS1S0I3bI2bI1bI0b

Ea

Eb

Ya

Yb

.CD

AB 00 01 11 10

00 X 1 1

01 1 1

11 1 1

10 1 1

.CD

AB 00 01 11 10

00 X 1 1 1

01 1 1 1

11 1

10 1 1 1

X Y

X = ( A’ + B’ + D’) . ( A’ + B’ + C’) . ( A’ + C’ + D’) . ( B’ + C’ + D’)

X = ( A’ + B’ + C’.D’) . ( A’.B’ + C’ + D’) ... De Morgan

Y = A xor B xor C xor D

Universidade Federal do Rio de Janeiro Escola Politécnica Departamento de Engenharia Eletrônica e de Computação 1a Prova de Circuitos Lógicos - 17/05/2018

1) Analise o circuito abaixo e implemente a mesma função F utilizando: (a) o menor número possível de CIs de portas lógicas; (b) um multiplexador 4:1 e o menor número possível de CIs de portas lógicas NAND.

4 pontos

2) Projete um circuito combinacional com entradas A, B, C e D , e duas saídas X e Y, tal que X e Y sejam interpretadas como formadoras do número XY2 . Este número XY2 representa a quantidade de entradas ativas LOW no instante considerado, sabendo que sempre há, no mínimo, uma entrada ativa e, no máximo, 3 entradas ativas simultaneamente. Utilize somente portas lógicas.

3 pontos

3) Projete uma unidade lógica e aritmética (ULA), utilizando somente portas lógicas, que realize as seguintes operações entre 2 números A e B de n bits : aritméticas ADIÇÃO e SUBTRAÇÃO (ambas sem sinal) lógicas OR e XOR Utilize a técnica dos circuitos expansíveis, especificando inicialmente o bloco básico e, em seguida, implementando o circuito para n = 4 .

3 pontos

A C DB

F

MUX 4:1

74LS153I3aI2aI1aI0aS1S0I3bI2bI1bI0b

Ea

Eb

Ya

Yb

Universidade Federal do Rio de Janeiro Escola Politécnica Departamento de Engenharia Eletrônica e de Computação 1a Prova de Circuitos Lógicos - 17/05/2018

1) Analise o circuito abaixo e implemente a mesma função F utilizando: (a) o menor número possível de CIs de portas lógicas; (b) um multiplexador 4:1 e o menor número possível de CIs de portas lógicas NAND.

4 pontos

2) Projete um circuito combinacional com entradas A, B, C e D , e duas saídas X e Y, tal que X e Y sejam interpretadas como formadoras do número XY2 . Este número XY2 representa a quantidade de entradas ativas LOW no instante considerado, sabendo que sempre há, no mínimo, uma entrada ativa e, no máximo, 3 entradas ativas simultaneamente. Utilize somente portas lógicas.

3 pontos

3) Projete uma unidade lógica e aritmética (ULA), utilizando somente portas lógicas, que realize as seguintes operações entre 2 números A e B de n bits : aritméticas ADIÇÃO e SUBTRAÇÃO (ambas sem sinal) lógicas OR e XOR Utilize a técnica dos circuitos expansíveis, especificando inicialmente o bloco básico e, em seguida, implementando o circuito para n = 4 .

3 pontos

A C DB

F

MUX 4:1

74LS153I3aI2aI1aI0aS1S0I3bI2bI1bI0b

Ea

Eb

Ya

Yb

A B C

Co S

M

N

.MN

AB 00 01 11 10

00 1 1

01 1 1

11 1 1 1

10 1 1

.MN

AB 00 01 11 10

00

01 1 1 1 1

11 1

10 1 1 1 1

.MN

AB 00 01 11 10

00 1 X X

01 1 1 X X

11 1 1 X X

10 1 X X

.MN

AB 00 01 11 10

00 X X

01 1 X X

11 1 X X

10 X X

C = 0 C = 1

C = 1 C = 0

S

Co

.MN

AB 00 01 11 10

00 1 1

01 1 1

11 1 1 1

10 1 1

.MN

AB 00 01 11 10

00

01 1 1 1 1

11 1

10 1 1 1 1

C = 0 C = 1

S

S = C’ . (A xor B) + C . (M xor A xor B) + B.M.N’

... De Morgan

.MN

AB 00 01 11 10

00 1 X X

01 1 1 X X

11 1 1 X X

10 1 X X

.MN

AB 00 01 11 10

00 X X

01 1 X X

11 1 X X

10 X X

C = 1 C = 0

Co

.MN

AB 00 01 11 10

00 1 X X

01 1 1 X X

11 1 1 X X

10 1 X X

.MN

AB 00 01 11 10

00 X X

01 1 X X

11 1 X X

10 X X

C = 1 C = 0

Co

Co = B.C+ A’.B.N + A.B.N’ + C.(A xor N)

= B.C + B.(A xor N) + C.(A xor N)

= B.C + ( B + C ) . (A xor N)

... De Morgan

.MN

AB 00 01 11 10

00 1 X X

01 1 1 X X

11 1 1 X X

10 1 X X

.MN

AB 00 01 11 10

00 X X

01 1 X X

11 1 X X

10 X X

C = 1 C = 0

Co

Co = B.C+ A’.B.N + A.B.N’ + C.(A xor N)

= B.C + B.(A xor N) + C.(A xor N)

= B.C + ( B + C ) . (A xor N)

... De Morgan

S = C’ . (A xor B) + C . (M xor A xor B) + B.M.N’

... De Morgan

Co = B.C+ A’.B.N + A.B.N’ + C.(A xor N)

= B.C + B.(A xor N) + C.(A xor N)

= B.C + ( B + C ) . (A xor N)

... De Morgan