EA960 Organização de Computadores 2º Semestre de 2000€¦ · EA078 Micro e Minicomputadores: Hardware - Prof. J.M. De Martino 30 _ _ Capítulo 2 – Características de

EA078 Micro e Minicomputadores: Hardware - Prof. J.M. De Martino 9____________________________________________________________________________

____________________________________________________________________________Capítulo 2 – Características de Componentes Digitais

Características Elétricas de Circuitos Integrados.

Tensão

VIL(max): valor máximo para a tensão de entrada que ainda é entendido como estado lógico “0” – NívelBaixo.

VIH(min): valor mínimo para a tensão de entrada que ainda é entendido como estado lógico “1” – NívelAlto.

VOL(max): valor máximo para a tensão de saída do componente associada ao estado lógico “0” – NivelBaixo.

VOH(min): valor mínimo de tensão de saída do componente associada ao estado lógico “1” – NívelAlto.



Margem de Ruído

Vcc Vcc

VOH

VIH

VIL

VOL

GND = 0 V GND = 0 V

margem de ruídonível altoVNH = VOH – VIH

margem de ruídonível baixoVNL = VOL – VIL



Corrente

IIL: Corrente de entrada quando a entrada está no Nível Baixo.

IIH: Corrente de entrada quando a entrada está no Nível Alto.

IOL: Corrente de saída quando a saída está no Nível Baixo.

IOH : Corrente de saída quando a saída está no Nível Alto.

Convenção para a corrente

Dispositivo Entrada Saída

Sentido Positivo: Corrente Entrando



Família TTL - Tipos de saída

Saída Totem-Pole;

Saída Coletor Aberto (Open Collector ou Open Drain);

Saída Tri-State.



Saída Totem-pole

Esquemático Circuito Inversor (7404)

Símbolo Inversor Totem-pole (7404)



Saída Totem-Pole - Nivel Baixo

Transistor de saída inferior saturado (conduzindo);

Transistor de saída superior no corte (não conduzindo);

Corrente de saída entra no dispositivo.

Vcc

IOLVIH

IIH

VOL

IOLVOL



Saída Totem-Pole - Nível Alto

Transistor de saída inferior no corte (não conduzindo);

Transistor de saída superior saturado (conduzindo);

Corrente de saída (pequena) sai do dispositivo.

VOH

VILIIL

Vcc

IOHIOH

VOH



Saída Totem-Pole

Conexão (1 saída → várias entradas)



Saída Totem-Pole – Fan-Out

Fan-out: número de máximo de entradas que umasaída suporta (pode ser conectado à saída).

Fan-out Nível Alto NH (análise de pior caso)

IOHIIH

IIH

IIH

maxmax

IH

OHH I

IN =



Fan-out Nível Baixo NL (análise pior caso)

maxmax

IL

OLL I

IN =

IOLIIL

IIL

IIL



Dados do Fabricante(7404 – Inversor Saída Totem-pole)



Parâmetros típicos TTL Totem-Pole(série normal)

VIL 0,8 V (max)

VIH 2,0 V (min)

VOL 0,4 V (max)

VOH 2,4 V (min)

IIL -1,6 mA (max)

IIH 40 µA (max)

IOL 16 mA (max)

IOH -400 µA (max)



Saída Totem-Pole – Fan-Out

Séries (variação potência e velocidade)

Atraso Pot. Fan-out74 H (High) 6 ns 22 mW 1074 (normal) 10 ns 10 mW 1074 S ( Schottky) 3 ns 19 mW 2074 L (Low) 33 ns 1 mW 2074 LS (Low Schottky) 9,5 ns 2 mW 20



Saída Coletor Aberto (Open-Collector)

Esquemático Circuito Inversor (7406)

Símbolo Inversor Coletor Aberto (7406)



Saída Coletor Aberto

É necessário resistor de pull-up (resistor ligado ao VCC

ou tensão positiva).

V+



Saída Coletor Aberto - Nível Baixo

Transistor de saída saturado (conduzindo);

Corrente de saída entra no dispositivo.

V+

IOL

V+

IOL

VOL

VOL



Saída Coletor AbertoNível Alto

Transistor de saída no corte (não conduzindo);

Corrente de saída (pequena), no pior caso, entrado dispositivo.

VOH

V+

IOH

V+

IOH

VOH



Saída Coletor Aberto

Conexão (várias saídas → várias entradas)

Ligação várias saídas → WIRED AND

V+

V+



Saída Coletor Aberto – Cálculo Pull-up

Saída Nível Alto (estimativa valor máximo do resistor- pior caso):

Maior corrente pelo resistor (maior quedade tensão no resistor): Todas as saída no corte.

entrada de portas de quantidade saída de portas de quantidade

minmax

−−

+−

= +

i

o

IHiOHo

OH

IIVVR

ηη

ηη

V+

IOH

IOH

IOH

IIH

IIH

IIH

R



Saída Coletor Aberto – – Cálculo Pull-up

Saída Nível Baixo (estimativa valor mínimo do resistor - pior caso):

Menor corrente pelo resistor (menor quedade tensão no resistor): Uma única saída no corte.

entrada de portas de quantidade

maxmin

−

−−

=

i

ILiOL

OLcc

IIVVR

η

η

V+

IOLIIL

IIL

IIL

R



Dados do Fabricante(7406 – Inversor Coletor Aberto – Alta Voltagem)



Saída Tri-State

A saída pode assumir 3 estados distintos:

nível lógico baixo (“0”)

nível lógico alto (“1”)

Alta impedância (circuito aberto) (“Z”)

A entrada de controle é utilizada para colocar a saída em alta impedância ou permitir que o resultado da lógica implementada pelo circuito seja colocado na saída (totem-pole).



Saída Tri-State

Esquemático (simplificado)

Vcc

Saída

Entrada

Controle



Saída Tri-State

A saída pode assumir 3 estados distintos:

Nível lógico “0”

Nível lógico “1”

Alta impedância (circuito aberto) “Z”

Vcc Vcc Vcc

“0” “1” “Z”



Símbolo Buffer Tri-state (74126)(Quadruple Bus Buffer Gates with Three-State Outputs)



Saída Tri-state

Conexão

(várias saídas → várias entradas);

Apenas uma saída pode estar ativa em dado instante.



Dados do Fabricante(74126 Quadruple Bus Buffer Gates with Three-State Outputs)



Características Temporais de Circuitos Integrados.

Set-up time: intervalo de tempo (mínimo) em que um sinal deve ser mantido estável em uma determinada entrada ANTES da transição de ativação de sinal de controle (sinal de gatilho - trigger) em outra entrada;

Hold time: intervalo de tempo (mínimo) em que um sinal deve ser mantido estável em uma entrada APÓS a transição para desabilitado do sinal de controle (sinal de gatilho - trigger) em outra entrada;

tsu – set-up timeth– hold time



Propagation delay time: tempo (máximo) entre a transição em determinada entrada e a materialização do valor apropriado na saída.

tPLH: tempo (máximo) para a saída mudar do nível baixo para o nível alto em resposta a umatransição na entrada.

tPHL: tempo (máximo) para a saída mudar do nível alto para o nível baixo em resposta a umatransição na entrada.



Output enable time (saída tri-state): Tempo (máximo) entre a transição de habilitação da entrada de controle e a ativação da saída tri-state (saída vai para nível baixo ou nível alto).

Output disable time (saída tri-state): Tempo (máximo) entre transição de desabilatação da entrada de controle e a desativação da saída tri-state (saída via para alta impedância).

.



HabilitaçãotPZL: tempo (máximo) para a saída mudar do estado de alto impedância para o nível baixo em resposta a uma transição de ativação na entrada de controle.

tPZH: tempo (máximo) para a saída mudar do estado de altoimpedância para nível alto em resposta a uma transição deativação na entrada de controle.

DesabilitaçãotPLZ: tempo (máximo) para a saída mudar do nível baixo para o estado de alto impedância em resposta a uma transição de desabilitação na entrada de controle.

tPHZ: tempo (máximo) para a saída mudar do nível alto para oestado de alto impedância em resposta a uma transição dedesabilitação na entrada de controle.



Lagura de pulso: largura (mínima e/ou máxima) de um pulso de uma entrada de controle (sinal de gatilho).

tw – largura de pulso



Freqüência Máxima de Chaveamento (fmax): freqüência máxima para o sinal de entrada de controle (clock) de um circuito bi-estável (flip-flop).



Dados do Fabricante(7474 Dual D-Type Positive-Edge-Triggered Flip-Flops with Preset and Clear)



7474 Dual D-Type Positive-Edge-Triggered Flip-Flops with Preset and Clear)

Símbolo lógico

D

CLK

CLR

PRE

Q

Q



7474 Dual D-Type Positive-Edge-Triggered Flip-Flops with Preset and Clear)

Tabela Verdade



Diagrama de Tempo



Efeito do atraso de propagação

X

X

F = X . X = 0

“1”X

“0”tPHL

“1”

X“0”

F

tPLH tPHL

“1”

“0”

“Glitch”

Documents

EA960 Organização de Computadores 2º Semestre de 2000€¦ · EA078 Micro e Minicomputadores: Hardware - Prof. J.M. De Martino 30 _____ _____ Capítulo 2 – Características de

EA960 Organização de Computadores 2º Semestre de 2000€¦ · EA078 Micro e Minicomputadores: Hardware - Prof. J.M. De Martino 30 _ _ Capítulo 2 – Características de