15
ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

Embed Size (px)

Citation preview

Page 1: ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

ORGANIZAÇÃO DE COMPUTADORES

SIMONE MARKENSON

Rio de Janeiro, maio de 2011

Page 2: ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

PROCEDIMENTOS DE INICIALIZAÇÃO

CICLO DE INSTRUÇÕES

INTERRUPÇÕES

PIPELINE

EXEMPLOS

CONTEÚDO DA AULA

Page 3: ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

Procedimento de bootstrap

1. Energia2. Registradores inicializados3. Executa instrução em CS:IP BIOS

POST4. BIOS SETUP

Carga do S.O.

COMO TUDO COMEÇA?

Page 4: ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

Buscar os operandos

Decodificar operação

Buscar uma instrução na memória

1

2

3 Reiniciar o ciclo

Guardar o resultado (se for o caso)

Executar a operação4

5

6

ParadaInícioBusca da próxima instrução

Executainstrução

Ciclo de busca Ciclo de execução

PROCESSADOR E AS INSTRUÇÕES

Page 5: ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

CONTROLE

Busca, interpretação e controle de execução das instruções

• Unidade de controle • Registrador de instruções (IR)• Decodificador de instruções • Contador de instruções (PC)• Reg. End. Memória (REM)• Reg. Dados Memória (RDM)

FUNÇÕES DO PROCESSADOR

Page 6: ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

CONTROLE

Busca, interpretação e controle de execução das instruções

• Unidade de controle • Registrador de instruções (IR)• Decodificador de instruções • Contador de instruções (PC)• Reg. End. Memória (REM)• Reg. Dados Memória (RDM)

PROCESSAMENTO

Operações aritméticas, operações lógicas, movimento de dados, desvios e operações de entrada ou saída

• UAL (ALU) • Acumulador (ACC)• Registradores de dados• Registrador de estado (PSW)

FUNÇÕES DO PROCESSADOR

Page 7: ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

INTERRUPÇÕES

Page 8: ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

PIPELINE

Imagine uma linha de montagem de veículos:1. Montar chassis CARRO1 1h2. Colocar motor e pneus CARRO1 1h3. Prender carroceria CARRO1 1h4. Realizar acabamento CARRO1 1h

A cada 4h sai um carro pronto

Mas se...Montar chassis CARRO 4 1hColocar motor e pneus CARRO3 1hPrender carroceria CARRO2 1hRealizar acabamento CARRO1 1h

A cada 1h sai um carro pronto

Page 9: ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

PIPELINE

Imagine uma linha de montagem de veículos:1. Montar chassis CARRO1 1h2. Colocar motor e pneus CARRO1 1h3. Prender carroceria CARRO1 1h4. Realizar acabamento CARRO1 1h

A cada 4h sai um carro pronto

Mas...1. Montar chassis CARRO 4 1h2. Colocar motor e pneus CARRO3 1h3. Prender carroceria CARRO2 1h4. Realizar acabamento CARRO1 1h

A cada 1h sai um carro pronto (depois do primeiro)

Page 10: ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

PIPELINE

primeira instrução

Page 11: ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

EXEMPLO

Considerando um processador com pipeline de 5 níveis calcule quantos ciclos serão necessários para a execução de 9 instruções, considerando que cada estágio do pipe utiliza um ciclo de processamento. Compare com a mesma execução sem pipeline.

Page 12: ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

EXEMPLO

Considerando um processador com pipeline de 5 níveis calcule quantos ciclos serão necessários para a execução de 9 instruções, considerando que cada estágio do pipe utiliza um ciclo de processamento. Compare com a mesma execução sem pipeline.

Sem pipeline:Tempo de cada instrução: 5 ciclosTotal = 9 x 5 ciclos = 45 ciclos

Com pipeline: primeira instrução : 5 ciclosdemais: 8 x 1 ciclo = 8 ciclosTotal: 5 + 8 = 13 ciclos

Page 13: ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

1) Intel® Core™ i7-990X processor Extreme Edition3.46 GHz core speed Up to 3.73 GHz with Intel® Turbo Boost Technology 12 MB Intel® Smart Cache 32nm manufacturing process technology6 cores and 12 processing threads with Intel® Hyper-Threading Technology3 Channels DDR3 1066 MHz memory (http://ark.intel.com/Product.aspx?id=52585)

NOVIDADES E EXEMPLOS

2) A Apple utiliza o A4, que recentemente foi substituído pelo A5, no iPad 2. Apresenta a integração dos processamentos de instruções e de vídeo em um único processador. Ele é dual-core e promete uma performance até DUAS vezes mais rápida do que o seu antecessor em uso comum e NOVE vezes mais rápido em processamento gráfico(http://www.techzine.com.br/arquivo/ipad-2-anunciado/)

Page 14: ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

3) A briga pelos processadores da plataforma dos smartphones será acirrada. A ARM entra com tudo e lança o Cortex de dois núcleos, que irá atender aos aparelhos Optimus 3D, da LG, e o Galaxy S II, da Samsung. (http://www.arm.com/markets/mobile/smartphones.php)

NOVIDADES E EXEMPLOS

4) Cientistas do Instituto de Tecnologia de Massachusetts (MIT) acreditam que os processadores feitos com grafeno podem atingir a frequência de 1 THz.Para se ter uma ideia, os chips atuais chegam a, no máximo, 5 GHz.(http://info.abril.com.br/noticias/tecnologia-pessoal/chip-de-grafeno-pode-chegar-a-1-thz-diz-mit-29032009-4.shl)

Page 15: ORGANIZAÇÃO DE COMPUTADORES SIMONE MARKENSON Rio de Janeiro, maio de 2011

REGISTRO DE FREQUÊNCIA

1. São funções da unidade de controle e da unidade lógico aritmética, respectivamente:

a) operações lógicas e operações matemáticas b) operações matemáticas e decodificação de instruções c) busca e decodificação de instruções d) busca de instruções e operações matemáticas 2. Interrupções são:a) tratadas em parte pelo processador e em parte pelo sistema operacional b) provocadas pelo sistema operacional c) tratada somente pelo processador d) tratadas pelo sistema operacional