Rel 5.3-2 CL1_Manual de Sistema

3AL 68848 ACAA - Edição 01 / 07.1999

Descrição Funcional

Alcatel 1641 SXSistema “Cross Connect” Síncrono 4-3-1

Sistema deEntrada/Saída STM-1

com Acesso ADM

3AL 68848 ACAA - Edição 01 / 07.1999



Visão do Sistema

1641 SX 23/12/99 1-I

Índice

1. Visão GERAL do Sistema................................................................................................................. 1

1.1 Tarefas....................................................................................................................................... 1

1.2 Estrutura .................................................................................................................................... 2

1.3 Acesso de Teste ........................................................................................................................ 3

1.3.1 Pontos do Monitor Local ..................................................................................................... 3

1.3.2 Portas de Acesso a Teste Centralizado ............................................................................. 4

1.3.3 Acesso de Teste de Potência............................................................................................. 4

1.4 Proteção do Sistema ................................................................................................................. 5

1.4.1 Proteção de Equipamento 1:N ........................................................................................... 5

1.4.2 Proteção de Equipamento 1+1........................................................................................... 5

1.5 Controle do Sistema .................................................................................................................. 6

1.5.1 Terminal “Craft” (CT) Alcatel 1641 SX ............................................................................... 6

1.5.2 Interface Gráfica de Usuário............................................................................................... 6

1.5.3 Acesso ao Controle Local e Remoto .................................................................................. 6

1.5.4 Gerenciamento do Sistema................................................................................................ 7

2. PROJETO Mecânico......................................................................................................................... 9

2.1 Uso do Equipamento ................................................................................................................. 9

2.2 Cabeamento do Bastidor ......................................................................................................... 13

2.2.1 Cabeamento Elétrico ........................................................................................................ 13

2.2.2 Cabeamento Direto .......................................................................................................... 14

2.2.3 Cabeamento Ótico............................................................................................................ 15

2.3 Distribuição e Aterramento de Energia.................................................................................... 16

2.3.1 Tensão de Suprimento ..................................................................................................... 16

2.3.2 Distribuição de ALIMENTAÇÃO ....................................................................................... 16

2.3.3 Aterramento...................................................................................................................... 17

2.4 Sub-bastidores......................................................................................................................... 18

1-II 3AL 68848 ACAA

2.4.1 Estrutura ........................................................................................................................... 18

2.4.2 Conexões e Cabos ........................................................................................................... 19

3. Funções Operacionais da Rede ..................................................................................................... 20

3.1 Sincronização .......................................................................................................................... 20

3.2 Proteção................................................................................................................................... 20

3.2.1 Proteção da Conexão de Rede ........................................................................................ 20

3.2.2 Proteção de Seção Multiplex............................................................................................ 21

1641 SX 19/06/00 1-1

1. VISÃO GERAL DO SISTEMA

1.1 TAREFAS

O Alcatel 1641 SX é um DXC de banda larga que oferece interfaces para recursos padrões delinha e para “containers” virtuais “cross-connects” ou coleção de “containers” virtuais, emconformidade com a Recomendação ITU-T G.707. Uma função básica do Alcatel 1641 SX épermitir conexões bidirecionais de VC-4s, VC-3s, VC-2s e VC-12s entre qualquer combinaçãode terminações STM-N e o correspondente nível de portas plesiócronas.

Com referência aos sinais plesiócronos que chegam, o DXC Alcatel 1641 SX funciona como umdemultiplexador, permitindo a terminação de sinais plesiócronos e o acesso aos sinais deordem mais baixa para mapeamento em “containers” e “cross-connection”. O lado da saídapossui uma capacidade multiplex que permite aos “containers” com conexão em cruzamento aserem desmapeados e os “payloads” a serem multiplexados em um sinal plesiócrono de ordemmais alta válida para transmissão.

Todos os sinais conectados em cruzamento podem ser monitorados por meio das funções desupervisão de conexão.

O Alcatel 1641 SX oferece interfaces para os seguintes sinais de linha:

− STM-16 ótico

− STM-4 ótico

− STM-1 ótico e elétrico

− 140 Mbit/s

− 45 Mbit/s

− 34 Mbit/s

− 2 Mbit/s

Outras interfaces para o ambiente externo são:

− interfaces de sincronização das fontes externas para o sistema de relógio e vice-versa

− interface LAN para um Terminal “Craft” (CT) Alcatel 1641 SX e um Sistema Operacional

− Canal de Controle Embutido (ECC) em um ou mais Sistemas Operacionais.

1-2 3AL 68848 ACAA

1.2 ESTRUTURA

Figura 1 Estrutura do Sistema Alcatel 1641 SX

1641 SX 19/06/00 1-3

O Alcatel 1641 SX é dividido nos seguintes blocos funcionais (sistemas):

− Matriz

− Entrada/Saída (I/O)

• Portas I/O plesiócronas

• Portas I/O síncronas

− Geração e Distribuição de relógio

− Controle.

O Alcatel 1641 SX é controlado tanto por um Sistema Operacional (OS) como por um CTAlcatel 1641 SX. A interface STM-4 é fornecida por um sistema ADM Alcatel 1651 SMgerenciado separadamente .

Os bastidores e sub-bastidores podem ser equipados parcialmente ou completamente,dependendo da necessidade. Módulos I/O (placas I/O, sub-bastidores I/O) podem seradicionados até o máximo da capacidade da matriz. A matriz pode ser estendida adicionando-se placas/sub-bastidores matrizes. A extensão de uma configuração dentro de uma versão nãorequer quaisquer modificações de SW. A operação das extensões não causam interrupção ouacertos.

1.3 ACESSO DE TESTE

1.3.1 PONTOS DO MONITOR LOCAL

Estes permitem acessar sinais de linha elétricos (saída e entrada) para monitoração emedições. Estão localizados nas placas I/O, com exceção da IOB45.

Figura 2 Pontos do Monitor Local

1-4 3AL 68848 ACAA

1.3.2 PORTAS DE ACESSO A TESTE CENTRALIZADO

Para fins de testes, o sistema Controle pode rotear os sinais através da matriz para a interfacede teste. Isto pode ser realizado de dois modos:

Modo Monitor

Figura 3 Teste em Modo Monitor

Modo Dividido

Figura 4 Teste em Modo Dividido

As portas de testes permitem o acesso a qualquer sinal plesiócrono (2, 34, 45, 140 Mbit/s) e aqualquer sinal síncrono (VC-12, VC-2, VC-3, VC-4). Cada porta I/O não utilizada pode serdedicada à interface de teste. Uma porta pode ser compartilhada por todos os sinaispertencentes ao mesmo nível hierárquico.

1.3.3 ACESSO DE TESTE DE POTÊNCIA

O Alcatel 1641 SX oferece acessos de testes relativos à medições de tensão nos conversoresde energia.

1641 SX 19/06/00 1-5

1.4 PROTEÇÃO DO SISTEMA

1.4.1 PROTEÇÃO DE EQUIPAMENTO 1:N

Uma proteção de equipamento 1:N é realizada para sistemas de I/O elétrica.

1.4.2 PROTEÇÃO DE EQUIPAMENTO 1+1

No Alcatel 1641 SX, uma proteção de equipamento 1+1 é realizada para os sistemas Matriz, deControle e de Geração e Distribuição de relógio.

1-6 3AL 68848 ACAA

1.5 CONTROLE DO SISTEMA

1.5.1 TERMINAL “CRAFT” (CT) ALCATEL 1641 SX

O CT permite ao operador acessar por completo todos os recursos do Alcatel 1641 SX, atravésde uma Interface Gráfica de Usuário (GUI).

O CT consiste de uma estação de trabalho, “software” de Operação e Gerenciamento (OAM),“software” de aplicativo e dispositivos adicionais, tais como impressoras e CD-ROM.

1.5.2 INTERFACE GRÁFICA DE USUÁRIO

A GUI é uma interface gráfica padronizada, em cores de janelas múltiplas. É baseada em X.11e “Open View” HP.

Os comandos e as informações solicitadas podem ser introduzidas via teclado ou “mouse”. O“design” ergonômico permite aos operadores executar tarefas eficientemente. Fácil de aprendere usar ("User-friendliness") é a principal chave durante o desenvolvimento da GUI. Por exemplo,a apresentação de todas as “cross-connections” disponíveis permite o fácil controle esupervisão do elemento da rede Alcatel 1641 SX.

Um sistema de ajuda contextual “on-line”, com base em um hipertexto, oferece suporte aooperador onde for necessário.

1.5.3 ACESSO AO CONTROLE LOCAL E REMOTO

O CT local está conectado ao Alcatel 1641 SX através da LAN/Ethernet Alcatel 1641 SX.

Com relação ao controle remoto, o Alcatel 1641 SX pode ser acessado

− a partir do sistema de gerenciamento da rede, através de um Canal de Controle Embutido(ECC), oferecido pela Placa de Servidor DCC (DSB)

− a partir de um Gerenciador de Elemento, p.ex., Alcatel 1353 SH, via WAN e roteador, emdireção à LAN/Ethernet Alcatel 1641 SX.

1641 SX 19/06/00 1-7

Figura 5 Acesso ao Controle

1.5.4 GERENCIAMENTO DO SISTEMA

Os serviços da camada gerenciamento de elemento ("element management layer") suportadospelo CT, correspondem às áreas funcionais definidas nas recomendações ITU-T M.3010 econsistem de:

− Gerenciamento de Configuração

− Gerenciamento de Falhas

− Gerenciamento de Desempenho

− Gerenciamento de Segurança

Gerenciamento de Configuração

O Gerenciamento de Configuração compreende todas as tarefas exigidas para configurar ereconfigurar o equipamento e a funcionalidade de transmissão do Alcatel 1641 SX. Todas as“cross-connections” são configuradas e liberadas de acordo com os comandos de comutaçãorecebidos do operador. O Alcatel 1641 SX suporta ambas “cross-connections”, permanente eprogramada (p.ex., diariamente, semanalmente).

Gerenciamento de Falha

Os alarmes apropriados, as indicações de “status” e os registros de alarme são gerados emcaso de falhas. Os alarmes são recebidos do equipamento, das funções de transmissão e deoutros aplicativos, tais como Gerenciamento de Segurança.

São oferecidas capacidades de detecção e as correções são iniciadas, p.ex. reconfiguração oucomutação automática para dispositivos redundantes.

1-8 3AL 68848 ACAA

Gerenciamento de Desempenho

O Alcatel 1641 SX oferece a monitoração configurável de sinais nas suas interfaces. Os dadosde desempenho são coletados e armazenados para manter o histórico dos dados dedesempenho.

Gerenciamento de Segurança

O sistema está protegido contra mau uso por usuários não autorizados.

Os eventos relativos à segurança são registrados.

1641 SX 19/06/00 1-9

2. PROJETO MECÂNICO

2.1 USO DO EQUIPAMENTO

O Alcatel 1641 SX é baseado em uma construção que está em conformidade com o padrãoETSI T/TM02-13.

Figura 6 "Layout" de Bastidor com relação ao Acesso Superior e Inferior

Os bastidores podem ser usados universalmente, isto é, eles podem ser equipados comqualquer tipo de sistema. Em adição aos sub-bastidores dos diferentes sistemas, os bastidorescontêm um painel de fusíveis e o Painel de Ligações da Estação (SWP). O painel de fusíveis écolocado na Unidade Bastidor de Topo (TRU) do bastidor, o SWP pode ser colocado na TRU(Acesso Superior) ou na base (Acesso Inferior).

Os sistemas são combinados em bastidores específicos. Um bastidor aloja dois sub-bastidoresfinos. As posições livres podem ser preparadas para outros sistemas, de acordo com amodificação do SWP. Defletores de ar podem ser instalados conforme requerido, para protegeros sub-bastidores inferiores contra temperaturas elevadas.

1-10 3AL 68848 ACAA

O painel de fusíveis está localizado na parte frontal do bastidor e contém os cortes automáticosdas fontes de alimentação nos sub-bastidores. Seus comutadores podem ser acessados após aabertura da porta frontal. A energia da bateria é suprida através da tampa superior do bastidor,via Unidade Filtro de Energia PFU.

Figura 7 Unidade Bastidor de Topo

Todos os bastidores são preparados para serem equipados com quatro lâmpadas de alarme daestação, visíveis sem a abertura das portas do bastidor. De fato, somente o bastidor que aloja aNova Unidade Administrativa (NAU) está equipada com lâmpadas de alarme; o “status” doalarme é transmitido pela interface serial da NAU para a Nova Placa de Alarme (NALMB). ANALMB é montada acima dos disjuntores no painel de fusíveis.

Nas Versões anteriores, equipadas com o Sub-bastidor Unidade Administrativa (AUS-S), afunção da NALMB é realizada pela Placa de Alarme (ALMB) e pela Placa de Alarme de BastidorRAB.

Figura 8 Montagem da NALMB

Manipulações relacionadas à NALMB, RAB ou BSB, tais como asmudanças de placa, EPROM etc., somente devem ser executadas porpessoal qualificado, observando-se as instruções fornecidas nosdocumentos“Procedimentos para Troca de RAB” (3 AL 46203 0054 FAZZA) ou“Procedimentos para Troca de BSB” (3AL 46203 0060 FAZZA),respectivamente.

A NALMB dispara as lâmpadas de alarme. O número e as cores das lâmpadas podem serdefinidas pelo cliente; geralmente, apenas as lâmpadas L2 (Alarme Urgente) e L3 (Alarme Não-Urgente) são suportadas. Outros bastidores podem ser equipados, opcionalmente, com umaPlaca de Supervisão de Bateria BSB, ao invés da NALM. A BSB indica uma falha de energia da

1641 SX 19/06/00 1-11

bateria ou um disjuntor aberto, que acende a lâmpada L2 (Alarme Urgente); esta opçãosomente está disponível para suprimento de 48 V.

Figura 9 Conexão de Lâmpadas de Alarme à NALMB

O Painel de Ligações da Estação SWP está localizado na parte traseira do bastidor e pode seracessado ao abrir-se a porta traseira. Ele contém módulos, com diferentes alturas e larguras(altura pequena, 1/3 ou 1/6 da largura do bastidor, e altura grande, 1/5, 2/5 ou 1/2 da largura dobastidor). Os módulos dos conectores de acessos de I/O elétricos diferem-se quanto ao tipo deconector (balanceado ou coaxial).

Figura 10 Painel de Ligações da Estação SWP (Exemplo: Acesso Superior)

Com relação à I/O de 45 Mbit/s e I/O de 2 Mbit/s, é fornecido o acesso direto de cabos, atravésdo SWP, para o lado posterior dos sub-bastidores de I/O. O acesso ótico é realizado

1-12 3AL 68848 ACAA

diretamente no lado frontal dos bastidores de I/O; os módulos dedicados SWP oferecem umguia simples para os cabos óticos.

Módulos especiais abrangem o módulo AU para acesso ao controle, p.ex., para conectar o CT,a Caixa da Interface de relógio (CIB) para entradas e saídas de relógio externo e o módulo dealarme da estação para a conexão de uma unidade de supervisão central.

Os módulos SWP são cobertos por um flape comum que, após a remoção dos pinos detravação, abrem para baixo e podem ser desencaixados completamente.

Figura 11 Tampa do SWP (Acesso Superior)

1641 SX 19/06/00 1-13

2.2 CABEAMENTO DO BASTIDOR

2.2.1 CABEAMENTO ELÉTRICO

Figura 12 Cabeamento Elétrico do Bastidor

1-14 3AL 68848 ACAA

2.2.2 CABEAMENTO DIRETO

Os cabos da estação para o sistema I/O de 45 Mbit/s e para o sistema I/O de 2 Mbit/s, 75 Ω ,são supridos através do SWP (vide Figura 10) com telas aterradas e conectadas diretamente àstiras de conectores no lado de trás dos sub-bastidores.

No caso de 2 Mbit/s, 75 Ω , são necessárias algumas modificações no lado do sub-bastidor,relativas ao cabeamento via conectores do SWP. Uma Placa Adaptadora (ADB) adapta osconectores coaxiais dos cabos da estação às tiras de conectores do Sub-bastidor de I/O de 2Mbit/s (IOS2). O IOS2 usado com cabeamento direto é equipado com tiras de conectores semengates de travação.

Figura 13 Princípio de Cabeamento Direto para 2 Mbit/s, 75 Ω

1641 SX 19/06/00 1-15

2.2.3 CABEAMENTO ÓTICO

Os cabos óticos da estação são supridos através do SWP, via canais verticais e bobinas decabos, destinados aos conectores óticos no lado frontal das placas óticas. Os raios de curvaturapara os cabos óticos devem ser maiores que 30 mm.

Figura 14 Cabeamento Ótico de Bastidor

1-16 3AL 68848 ACAA

2.3 DISTRIBUIÇÃO E ATERRAMENTO DE ENERGIA

2.3.1 TENSÃO DE SUPRIMENTO

As fontes de alimentação do Alcatel 1641 WX possuem uma tensão nominal de entrada de -48V ou -60 V.

Dois conversores de energia convertem a tensão -48 V/-60 V na tensão de placa requerida emcada sub-bastidor.

Os conversores de energia são protegidos em 3+1 dentro de uma configuração de sub-bastidorduplo.

2.3.2 DISTRIBUIÇÃO DE ALIMENTAÇÃO

A Figura 15 ilustra a distribuição de alimentação -48 V/ -60 V no Alcatel 1641 SX.

Figura 15 Distribuição e Aterramento de Energia

O Alcatel 1641 SX pode ser alimentado por uma fonte de -48 V ou -60 V. Cada bastidor possuium acesso de energia, via Unidade Filtro de Alimentação (PFU), para o painel de fusíveis notopo do bastidor. Três PFUs são colocadas em cada entrada de bastidor. Duas seçõesseparadas de energia (Seção A e Seção B) alimentam cada conversor. A Seção A e a Seção Bpodem ser conectadas a duas fontes diferentes de 48/60 V ou a uma fonte comum de 48/60 V.

1641 SX 19/06/00 1-17

Existem quatro conexões de energia:

− uma conexão terra (FPE)

− uma conexão (+) (retorno comum)

− uma conexão (-) (Seção A)

− uma conexão (-) (Seção B).

Recomenda-se um pré-disjuntor (35 ... 100 A) para a conexão de -48/60 V em um bastidorsimples ou na base do bastidor múltiplo.

Para a opção BSB (Seção 2.1), cada bastidor, com exceção do bastidor central, tem de serequipado com uma BSB. O bastidor central é o bastidor equipado com os sub-bastidores AU;caso contrário, ele é equipado com uma RAB.

Um bloco de disjuntores é colocado na unidade de distribuição de energia de cada bastidor, queconsiste de dezesseis disjuntores.

2.3.3 ATERRAMENTO

Todas as partes metálicas e o potencial de referência 0 V são conectados juntos e constituem ocondutor de aterramento FPE (Terra de Proteção Funcional).

O condutor de aterramento está separado do circuito de suprimento. O retorno comum é isoladoe aterrado somente na bateria.

1-18 3AL 68848 ACAA

2.4 SUB-BASTIDORES

2.4.1 ESTRUTURA

Os sub-bastidores têm 533 mm de largura, 266 mm de altura e 225 mm de profundidade eestão equipados com placas que são ligadas nas tiras de conectores dentro do painel traseiro.Os sub-bastidores por si só não são blindados. As exigência EMC são asseguradas pelablindagem do gabinete. As conexões entre as placas são parcialmente fixadas através da fiaçãodo painel traseiro e parcialmente variáveis, usando-se cabos ligados no lado de trás do sub-bastidor.

Figura 16 Estrutura Mecânica de Sub-bastidores

A Figura 16 ilustra alguns componentes de um sub-bastidor. O interior de um painel traseiro,aqui o IOS2 como exemplo típico, mostra as tiras de conectores para as placas, com oposicionamento do Módulo Inventário Remoto RIM. As tiras de conectores dentro do paineltraseiro são conectadas por meio de tiras de conectores similares no lado de trás do sub-bastidor, que foram divididas em segmentos e marcadas com letras maiúsculas. Cada umdesses segmentos corresponde à posição do plugue de um conector de bloco para ligação doscabos de conexão de um sub-bastidor para o próximo. Entretanto, somente parte dessasposições do plugue é usada. Cabos de conectores e de conector acessório são especialmenteempacotados para cada sub-bastidor. Os engates de fechamento no canto das tiras deconectores travam nos rebaixos dos conectores e impedem que as conexões se soltem durantea operação.

1641 SX 19/06/00 1-19

Como uma exceção, o sub-bastidor duplo de I/O de 45 Mbit/s (IOS45) consiste de um gruposuperior e inferior de placas montadas em um chassis simples, com um painel traseiro comum.Todas as conexões entre as placas são realizadas através das ligações do painel traseiro.Somente conexões externas são realizadas através de cabeamento.

2.4.2 CONEXÕES E CABOS

Os cabos coaxiais e os pares blindados são usados para as conexões de sinais entre os sub-bastidores, bem como, entre sub-bastidor e painel de ligações da estação. Um sistema deconectores de alta flexibilidade, que usa dois tipos principais para cobrir todas as aplicaçõespossíveis, permite as conexões exigidas.

As tiras de conectores no lado de trás dos sub-bastidores de I/O são divididas em segmentos,cada um contendo pinos de contato 3 x 7. Esses segmentos correspondem aos conectores debloco 3 x 7; eles consistem de cápsulas plásticas de conectores aonde o cabo termina,acondicionados dentro dos rebaixos com travas de pinos de contato. A Figura 17 ilustra os doistipos básicos “Coax 3 x 7” e “Padrão 3 x 7”.

Figura 17 Configuração dos Conectores de Bloco do Sub-bastidor

1-20 3AL 68848 ACAA

3. FUNÇÕES OPERACIONAIS DA REDE

3.1 SINCRONIZAÇÃO

A geração de relógio pode ser configurada para o tipo Relógio de Equipamento Síncrono (SEC),em conformidade com a Recomendação ITU-T G.813 ou para o tipo Unidade Suprimento deSincronização (SSU), em conformidade com G.812. O SEC é o nível mais baixo desincronização SDH; cada Elemento de Rede (NE) fornece um SEC. A SSU é a fonte máxima desincronização para todos os NEs dentro de um nó.

Na configuração SEC, o deslocamento da freqüência inicial no modo “hold-over” é menor que 5x 10 -8 e o desvio máximo de freqüência durante a operação no modo “hold-over”, causado pelavariação de temperatura, é de 2 ppm. A largura de banda do filtro no modo rastreamento é de 1Hz.

Na configuração SSU, o deslocamento da freqüência inicial no modo “hold-over” é menor que 5x 10-10. A largura de banda do filtro no modo rastreamento é de 3 mHz.

3.2 PROTEÇÃO

3.2.1 PROTEÇÃO DA CONEXÃO DE REDE

O Alcatel 1641 SX proporciona uma função de Proteção da Conexão de Sub-Rede (SNCP) unie bidirecional. A configuração de proteção bidirecional consiste em uma difusão para duasSNCs separadas na direção da transmissão e em uma função seletora, na direção da recepção.A seleção de uma das duas SNCs recebidas é realizada de acordo com a qualidade dos sinaisrecebidos a nível de percurso.

O modo de proteção é a comutação de terminação simples (unidirecional). A seleção de umadas duas conexões de sub-rede para cada direção do sinal bidirecional ocorre de formaindepende. Não é necessária nenhuma comunicação entre as funções seletoras. A seleção ébaseada na supervisão do VC conectado em cruzamento. Quando o sinal recebido da rota atualfor detectado como ruim, será selecionado o VC da rota redundante pela comutação na matriz.

Com esse tipo de proteção, é possível proteger sinais síncronos e plesiócronos, com base emtributário-por-tributário.

Um proteção SNC é realizada em menos de 5 s. A mais rápida proteção SNC oferecida paraVC-12 é menos que 50 ms.

Não existe restauração automática porque cada rota tem a mesma prioridade. Se for detectadauma falha na rota presentemente ativa, a rota redundante será selecionada, tornando-se, então,a rota ativa.

1641 SX 19/06/00 1-21

3.2.2 PROTEÇÃO DE SEÇÃO MULTIPLEX

O Alcatel 1641 SX oferece uma Proteção de Seção Multiplex (MSP) com terminação simples1+1, sem protocolo K1/K2 para sinais óticos STM-1 e STM-4. Uma configuração de proteção1+1 consiste de uma difusão para duas seções multiplexadoras separadas, na direção datransmissão e uma função seletora, na direção da recepção. A seleção de um dos dois sinaisrecebidos é realizada de acordo com a qualidade dos sinais recebidos no nível da seçãomultiplex. As duas seções têm de ser finalizadas no mesmo sub-bastidor.

O modo de proteção é a comutação com terminação simples (unidirecional). A seleção de umadas duas seções para cada direção do sinal bidirecional ocorre de forma independente. Não hácomunicação entre as funções seletoras. A seleção é baseada na supervisão da seçãomultiplex. Quando o sinal recebido da rota atual for detectado como ruim, será selecionado osinal da rota redundante, usando-se uma função de comutação dentro do sistema de I/O STM-1.

Uma proteção multiplex com terminação simples é realizada em menos de 3s. No sistemaSTM-4 é em menos de 50 ms.

Não existe restauração automática porque cada rota possui a mesma prioridade. Se fordetectada uma falha na seção atualmente ativa, será selecionada a rota redundante, tornando-se, então, a seção ativa.

1-22 3AL 68848 ACAA

3AL 68848 ACAA - Edição 01 / 07.1999



Sistema deGeração e de Distribuição de Relógio

1641 SX 19/06/00 2-I

Índice

1. Aplicação........................................................................................................................................... 1

1.1 Introdução.................................................................................................................................. 1

1.2 Tarefas do Sistema - Sumário................................................................................................... 3

1.3 Estrutura do Sistema ................................................................................................................. 3

2. PROJETO Mecânico......................................................................................................................... 5

2.1 Interface de relógio Externo....................................................................................................... 5

2.2 Equipamento de Sub-bastidor ................................................................................................... 6

2.3 Cabeamento .............................................................................................................................. 8

2.3.1 Cabeamento da MCB ......................................................................................................... 8

2.3.2 Cabeamento das IOBs para a CIB................................................................................... 10

2.3.3 Referências de temporização do Sub-Bastidor STM-1 .................................................... 10

3. Dados Técnicos .............................................................................................................................. 13

3.1 Caixa de Interface de relógio................................................................................................... 13

3.1.1 Entradas da Referência de temporização ........................................................................ 13

3.1.2 Saídas da Referência de temporização ........................................................................... 13

3.2 Placa de relógio Mestre ........................................................................................................... 14

3.2.1 Entradas de relógio........................................................................................................... 14

3.2.2 Saídas de relógio.............................................................................................................. 14

3.2.3 Entradas do Controle (MCB-MCB) ................................................................................... 15

3.2.4 Saídas do Controle (MCB-MCB) ...................................................................................... 16

3.2.5 Interfaces para o Sistema de Controle............................................................................. 16

3.2.6 Fonte de Alimentação....................................................................................................... 16

3.3 Placa de Distribuição de relógio .............................................................................................. 16

3.3.1 Interfaces de Entrada ....................................................................................................... 16

3.3.2 Interfaces de Saída .......................................................................................................... 17

3.3.3 Interface de Controle ........................................................................................................ 17

2-II 3AL 68848 ACAA


3.4 Circuito de recepção de relógio e Quadro ............................................................................... 18

3.4.1 Interface de Entrada ......................................................................................................... 18

3.4.2 Interfaces de Saída .......................................................................................................... 18

3.4.3 Interfaces de Controle ...................................................................................................... 20

3.5 Condições Ambientais ............................................................................................................. 21

4. Princípios da Operação .................................................................................................................. 22

4.1 Caixa de Interface de relógio................................................................................................... 22

4.1.1 Funções e Recursos......................................................................................................... 22

4.1.2 Versões de CIB e Interfaces Suportadas ......................................................................... 23

4.2 Placa Mestre de relógio ........................................................................................................... 24

4.2.1 Operação Mestre/Escrava................................................................................................ 24

4.2.2 Três Modos Operacionais de Geração de relógio............................................................ 24

4.2.3 Entradas de Referência de temporização Disponíveis..................................................... 25

4.2.4 Supervisão, Seleção e Processamento do Sinal de Referência ...................................... 25

4.2.5 Geração de um relógio de Sistema de 155.52 MHz......................................................... 26

4.2.6 Alinhamento de Fase e Comutação de relógio ................................................................ 26

4.2.7 Geração de Quadro de 166.67 Hz, Sincronização e Modulação ..................................... 27

4.2.8 Saídas .............................................................................................................................. 27

4.2.9 Micro-Controlador............................................................................................................. 28

4.2.10 Interfaces do Sistema de Controle ................................................................................... 28


4.3 Placa de Distribuição de relógio .............................................................................................. 29

4.3.1 Princípios da Distribuição de relógio ................................................................................ 30

4.3.2 Funções de Supervisão e Controle .................................................................................. 30

4.4 Circuito de recepção de relógio e Quadro ............................................................................... 30

4.4.1 Processamento de Desmodulação e de Sinal de relógio................................................. 31

4.4.2 Funções de Supervisão e Controle .................................................................................. 32

4.5 Redundância............................................................................................................................ 32

1641 SX 23/12/99 2-1

1. APLICAÇÃO

1.1 INTRODUÇÃO

O sistema de Geração e de Distribuição de relógio é responsável por um suprimento de relógioconfiável, para todas as Placas de Usuário (UB) no sistema “Cross Connect” Digital Alcatel 1641SX (DXC).

2-2 3AL 68848 ACAA

Figura 1 Estrutura do Alcatel 1641 SX

A Figura 1 ilustra o sistema dentro do DXC. De fato, os componentes da geração de relógio eda distribuição de relógio estão localizados nos diferentes tipos de sub-bastidores, em contrastecom os outros sistemas, cujos componentes são montados dentro dos seus próprios sub-bastidores (sub-bastidores duplos).

A fonte de relógio é uma Placa de Relógio Mestre (MCB) que gera um relógio de sistema de155.52 MHz de alta precisão de frequência e baixa instabilidade de fase. Após modulação comum relógio de quadro de 166.67 Hz, o relógio de sistema é transmitido, de forma redundante,para as UBs.

Dessa forma, cada UB recebe dois relógio de sistema modulados. Apenas um dos relógios éselecionado pelo Circuito de recepção de relógio e Quadro (CFC) na UB. Se o relógio estivercom falha, o CFC comuta, automaticamente, para o relógio reserva.

Desde que os sinais de dados plesiócronos tenham sido convertidos para sinais de dadossíncronos de vários níveis hierárquicos, serão requeridos diferentes relógios síncronos nas UBs.O CFC deriva esses relógios a partir do relógio modulado recebido.

1641 SX 23/12/99 2-3

1.2 TAREFAS DO SISTEMA - SUMÁRIO

A geração e distribuição de relógio realiza as seguintes tarefas:

− Geração de um relógio de sistema de 155.52 MHz e um relógio de quadro de 166.67 Hz

− Sincronização do relógio de sistema em uma das quatro referências de temporização de2.048 MHz

− Modulação do relógio de sistema com o relógio de quadro

− Distribuição redundante do relógio de sistema para as UBs

− Transmissão redundante de um relógio de referência, derivado de um sinal de dadosrecebidos em uma IOB, para a Caixa de Interface de relógio (CIB)

− Supervisão dos sinais de referência de relógio e temporização, comutando uma redeequivalente, se for detectada uma interferência, e indicação de componentes com falha nosistema.

1.3 ESTRUTURA DO SISTEMA

A Figura 2 ilustra a estrutura do sistema que consiste de diversas placas e componentes. O“layout” da geração e da distribuição de relógio depende do número de placas de usuário derelógio implementadas.

Componentes do sistema:

− Caixa de Interface de relógio (CIB)A CIB é um móculo do Painel de Ligações da Estação (SWP). Ela realiza a interface físicapara os sinais de referência de temporização internos e externos de até quatro fontes derelógio diferentes. A CIB supre ambas as MCBs redundantes com sinais de referência detemporização idênticas. No modo rastreamento, o gerador do relógio de 155.52 MHz na faseMCB sincroniza para um dos relógios de referência.

2-4 3AL 68848 ACAA

Figura 2 Estrutura do Sistema de Geração e Distribuição de relógio (distribuição em 2estágios)

− Placa de relógio Mestre (MCB)As duas MCBs redundantes são montadas no Novo Sub-Bastidor de Utilidades (NUTS). NasVersões anteriores elas são montadas no Sub-Bastidor da Unidade Administrativa (AUS-S) epodem suprir o relógio modulado para, no máximo, 27 Placas de Distribuição de relógio(CDB). Entretanto, as duas CDBs de um sub-bastidor duplo recebem seus relógios dediferentes MCBs. Em sistemas “cross connect” pequenos, com menos de 29 UBs, as MCBspodem suprir o relógio para as UBs diretamente.

− Placa de Distribuição de relógio (CDB)A CDB recebe o relógio modulado de sistema e distribui o sinal dentro do sub-bastidor duplo.A placa possui 24 saídas; 12 por cada sub-bastidor A e B associado. Cada sub-bastidorassociado é equipado com uma CDB (redundância 1+1).Em sistemas “cross connect” grandes, com mais de 26 sub-bastidores duplos, é introduzidoum estágio intermediário de CDBs. As saídas das CDBs nessa distribuição de relógio em 3estágios, são conectadas com as entradas de CDBs em outros sub-bastidores duplos, aoinvés de UBs. As CDBs do estágio intermediário são colocadas nos Sub-Bastidores deEstágio Final (ESS ou HESS) do sistema Matriz.

− Circuito de recepção de relógio e Quadro (CFC)O CFC na UB gera sinais de relógio e de sincronização a partir do relógio modulado desistema, requerido para a respectiva placa.

1641 SX 23/12/99 2-5


2.1 INTERFACE DE RELÓGIO EXTERNO

Os relógios de referência externa são conectados no Painel de Ligações da Estação (SWP)através de um módulo divisor de relógio. Essa Caixa de Interface de relógio (CIB) estádisponível em duas versões, nominalmente, uma versão 75 Ohm e uma versão 120 Ohm.

Figura 3 Módulo 1/6 SWP, Configuração de Conector CIB

Ambas as versões da CIB fornecem

− ou duas entradas externas e duas internas, ou uma externa e três entradas internas dereferência de temporização, configuradas pelos “jumpers”

− duas saídas de referência de temporização por cada Placa de relógio Mestre(MCB).

2-6 3AL 68848 ACAA

2.2 EQUIPAMENTO DE SUB-BASTIDOR

As placas e os componentes do sistema de Geração e Distribuição de relógio são montadas emdiferentes sub-bastidores. Como consequência das distâncias entre as placas, devem serconsiderados os diferentes tempos de retardo nos sinais de relógio. Portanto, o comprimentodos cabos são limitados (vide Capítulo 3, Dados Técnicos).

O relógio de sistema é gerado na MCB. Por razões de redundância, duas MCBs são alojadasno Novo Sub-Bastidor de Utilidade (NUTS), uma em parte do NUTS-A e uma no NUTS-B. Nasversões anteriores, as MCBs eram alojadas nos Sub-Bastidores da Unidade Administrativa(AUS-s), no topo de cada uma. O equipamento dos sub-bastidores está representado nasFiguras 4 e 5.

Com exceção para o Sub-Bastidor de Entrada e Saída de 2 Mbit/s (IOS2), todos os Sub-Bastidores I/O e Matriz são equipados com a Placa de Distribuição de relógio (CDB) ou suasvariantes. Com relação ao IOS2, a Placa de Proteção e distribuição de relógio (PCB) assume afunção da CDB.

As Placas de Usuário (UB) em um sub-bastidor duplo recebem o relógio de sistema de cadauma das duas CDBs. Essas UBs são equipadas com o Circuito de recepção de relógio eQuadro (CFC). As seguintes placas pertencem aos usuários de relógio:

− Placas Matrizes de estágio Final (EXB) e Placas Matrizes de estágio Central (CXB)

− Placa de Extensão (ETB)

− Placa de Proteção Interna (IPB)

− Placa de Proteção e distribuição de relógio (PCB)

− Placa de Entrada e Saída STM-1 (STM-1E, STM-1S, STM-1L).

1641 SX 23/12/99 2-7

Figura 4 MCB no Novo Sub-Bastidor de Utilidades (a partir da Versão 5.3-2 CL1)

Figura 5 MCB no Sub-Bastidor da Unidade Administrativa (até a Versão 5.3-2)

2-8 3AL 68848 ACAA

2.3 CABEAMENTO

2.3.1 CABEAMENTO DA MCB

A Figura 6 ilustra o cabeamento do sistema sem o cabeamento do relógio de referência entreIOBs e CIB. Os cabos de 1 a 4 transmitem os seguintes sinais dentro do sistema:

Cabo Sinal De-Para

1 Quatro sinais de referência de temporização de 2.048MHz

CIB-MCB

2 Dois sinais de referência de temporização de 2.048 MHz MCB-CIB

3 Sinais de controle, sinais de sincronização, relógio desistema não-modulado

MCB-MCB

5 relógio de sistema modulado MCB-CDB, CDB-CDB

O acrônimo 3s7 significa o conector de bloco padrão, o acrônimo 3c7 o conector de blococoaxial com 3 tempos e 7 pinos de contato.

A remoção do cabo de conexão entre duas MCBs provoca distúrbios dosinal de relógio. Portanto, essa conexão não deverá ser removida.

1641 SX 23/12/99 2-9

Figura 6 Cabeamento de MCB

2-10 3AL 68848 ACAA

2.3.2 CABEAMENTO DAS IOBS PARA A CIB

Podem ser destinadas até três referências internas de temporização de sistema para as MCBs,supridas pelo Sub-bastidor de Entrada e Saída de 155 Mbit/s (IOS155) ou pelo IOS de 2 Mbit/s(IOS2).

O cabeamento é diferente porque as Placas de Entrada e Saída de 155 Mbit/s (IOB155)possuem saídas de referência duplicadas, enquanto que a IOB3 possui apenas uma saídaúnica de relógio de referência. Nesse caso, é necessário um divisor de relógio de referênciaexterna. O Divisor de Potência (PS) faz parte do feixe de cabos.

As três configurações de cabo estão representadas na Figura 7.

2.3.3 REFERÊNCIAS DE TEMPORIZAÇÃO DO SUB-BASTIDOR STM-1

Para realizar a interconexão entre a CIB e as saídas de referência de temporização das placasSTM-1, é necessário o feixe de cabos do tipo 1. As placas STM-1 podem ser colocadas em trêssub-bastidores diferentes. Usando-se esse sistema de cabeamento (tipo 1), o sinal dereferência de temporização de cada uma das até 24 placas IO (8 em cada sub-bastidor) podemser selecionadas pelo sistema de Controle. O conector de bloco é, então, ligado no paineltraseiro do STM-1na posição C da faixa de conectores X141.

Como alternativa, pode-se usar o feixe de cabos tipo 2. Neste caso, somente uma placa STM-1(elétrica ou ótica) por sub-bastidor poderá ser selecionada. O conector de bloco deverá serligado na posição C da placa selecionada. Um exemplo de cabeamento de relógio dereferência, com configuração de cabo tipo 2, é dado na Figura 8.

1641 SX 23/12/99 2-11

Configuração de cabo Tipo 1,usado para conectar à CIB uma saída de relógio de referência duplicada STM-1, de forma redundante

Configuração de Cabo Tipo 2,usada para conectar à CIB uma saída de relógio de referência duplicada IOB155, de forma redundante

Configuração de Cabo Tipo 3,usada para conectar à CIB uma saída de relógio de referência não-duplicada IOB2, de formaredundante

Figura 7 Configurações de Cabo, com relação aos Sinais de Referência para a CIB

2-12 3AL 68848 ACAA

Figura 8 Cabeamento do relógio de Referência, do STM-1S para a CIB (Exemplo)

1641 SX 23/12/99 2-13

3. DADOS TÉCNICOSEste capítulo apresenta as mais importantes interfaces de geração e distribuição de relógio.Suas posições dentro do sistema são mostradas na Figura 14.

3.1 CAIXA DE INTERFACE DE RELÓGIO

3.1.1 ENTRADAS DA REFERÊNCIA DE TEMPORIZAÇÃO

Entradas Externas Não-Duplicadas

− Aplicação 120 Ohm

Número de entradas 2Impedância de entrada 120 Ω balanceadosFrequência nominal 2.048 MHzNível (Vpico) 1.0...1.9 V


Número de entradas 2Impedância de entrada 75 Ω desbalanceadosFrequência nominal 2.048 MHzNível (Vpico) 0.75...1.5 V

Entradas Internas Duplicadas


Número de entradas 3x2Impedância 120 Ω balanceadosFrequência nominal 2.048 MHzNível (Vpico) 1.0...1.9 V


Número de entradas 3x2Impedância 75 Ω desbalanceadosFrequência nominal 2.048 MHzNível (Vpico) 0.75...1.5 V

3.1.2 SAÍDAS DA REFERÊNCIA DE TEMPORIZAÇÃO


Número de saídas 2x2Impedância 120 ΩFrequência nominal 2.048 MHzNível (Vpico) 1.0...1.9 V

2-14 3AL 68848 ACAA


Número de saídas 2x2Impedância 75 ΩFrequência nominal 2.048 MHzNível (Vpico) 0.75...1.5 V

3.2 PLACA DE RELÓGIO MESTRE

3.2.1 ENTRADAS DE RELÓGIO

− relógio não-modulado de sistema da MCB associada e relógio retardado de sistema do cabode retardo (“loopback”)

Número de entradas 2Tipo ECL diferencialNível diferencial 350 ... 930 mVTérmino 100 Ω balanceados

(50 Ω não-balanceados para -2 V)Frequência nominal 155.52 MHzCiclo ativo 50% ± 10%

− relógio de quadro da MCB associada e relógio retardado de quadro do cabo de retardo(“loopback”)


(50 Ω não-balanceados para -2 V)Frequência nominal 166.67 MHzDuração de Pulso a ser definido

− Referência de relógio da CIB (ETSI)

Número de entradas 4Velocidade do relógio 2.048 MHz ± 4.6 ppmNível G.703 ou HCMOSImpedância de entrada ≥ 2 kΩ balanceados

3.2.2 SAÍDAS DE RELÓGIO

− relógio modulado de sistema para a CDB ou para as Placas de Usuário

Número de saídas 28Tipo ECL 100K diferencial, emissor abertoNível diferencial 620 ... 1000 mVFrequência nominal 155.52 MHz / 166.67 Hz

1641 SX 23/12/99 2-15

Ciclo ativo 50% ± 10%Comprimento de cabo Máx. 12 mForma de sinal Vide Figura 9

Figura 9 relógio Modulado de Sistema

− relógio não-modulado de sistema para a MCB associada e para um cabo de retardo externo(“loopback”)

Número de saídas 2Tipo ECL 100K diferencial, emissor abertoNível diferencial 620 ... 1000 mVFrequência nominal 155.52 MHzCiclo ativo 50% ± 10%Comprimento de cabo ≤12 m(MCB-MCB)

− relógio de quadro para a MCB associada e para um cabo de detardo externo (“loopback”)

Número de saídas 2Tipo ECL 100K diferencial, emissor abertoNível diferencial 620 ... 1000 mVFrequência nominal 166.67 HzDuração de pulso 6.43 ns

− relógio de referência para a CIB

Número de saídas 2Tipo e nível de saída G.703, seção 10.2Frequência nominal 2.048MHzTérmino 120 Ω balanceados ou 75 Ω desbalanceados

(opção de estrape de placa)

3.2.3 ENTRADAS DO CONTROLE (MCB-MCB)

Informações do sinal de controle Mestre/Escravo e do “status” da MCB a partir da MCBassociada


(50 Ω desbalanceados para -2 V)

2-16 3AL 68848 ACAA

3.2.4 SAÍDAS DO CONTROLE (MCB-MCB)

Informações do sinal de controle Mestre/Escravo e do “status” da MCB para a MCB associada

Número de saídas 2Tipo ECL diferencial, emissor abertoNível diferencial 620 ... 1000 mV

3.2.5 INTERFACES PARA O SISTEMA DE CONTROLE

− Interface do barramento-S (para CSIFA)

Número de interfaces 2Tipo de transmissão SerialNúmero de linhas 3 (dados, relógio, interrupção)Protocolo, tipo de barramento I2CTipo de sinal CMOS

− Interface do barramento-R (para Inventário Remoto)

Número de interfaces 1Tipo de transmissão SerialNúmero de linhas 2 (dados, relógio)Protocolo, tipo de barramento I2CTipo de sinal CMOS

3.2.6 FONTE DE ALIMENTAÇÃO

Alimentação positiva U1:

Tensão 5.6 V ± 3%Consumo de energia Máx. 1700 mA / típ. 1480 mA

Alimentação negativa U2:

Tensão -5.1 V ± 3%Comsumo de energia Máx. 3300 mA / típ. 2900 mA

3.3 PLACA DE DISTRIBUIÇÃO DE RELÓGIO

3.3.1 INTERFACES DE ENTRADA

− relógio modulado de sistema da MCB (CI)

Número de entradas 1

1641 SX 23/12/99 2-17

Tipo ECL diferencialNível Mín. ± 150 mV

Máx. ± 930 mVTérmino de linha 100 Ω , balanceados

(50 Ω não-balanceados para -2 V)Frequência nominal 155.52 MHz / 166.67 Hz

− relógio de referência de 2.048 MHz (C2MI)

Número de entradas 1Tipo HCMOSFrequência nominal 2.048 MHzFonte de relógio IOB155, IOB2

− relógio de referência de 8 kHz (C8KI) (não usado)

Número de entradas 1Tipo HCMOSFrequência nominal 8 kHzFonte de relógio I/O de 1.5 Mbit/s (versão futura)

3.3.2 INTERFACES DE SAÍDA

− relógio modulado de sistema para as UBs (CO1 ... CO24)

Número de saídas 24Tipo ECL 100K diferencial, emissor abertoFrequência nominal 155.52 MHzComprimento de cabo Máx. 12 m

− relógio de referência de 2.048 MHz para a MCB (C2MO)

Número de saídas 1Interface em conformidade com ITU-T G.703

− relógio de referência de 8 kHz para a MCB (C8KO) (não usado)

Número de saídas 1Interface em conformidade com ITU-T V.11

3.3.3 INTERFACE DE CONTROLE

Interface para o sistema de Controle SPB-CDB (BARRAMENTO-R)

Barramento-RNúmero de interface 1Tipo de transmissão SerialNúmero de linhas 2 (dados + relógio)Protocolo, tipo de barramento I2C

2-18 3AL 68848 ACAA


Alimentação positiva U1

Tensão 5.6 V ± 3%Consumo de energia Máx. 0.1 A

Alimentação negativa U2

Tensão -5.1 V ± 3%Consumo de energia Máx. 1.0 A

3.4 CIRCUITO DE RECEPÇÃO DE RELÓGIO E QUADRO

3.4.1 INTERFACE DE ENTRADA

relógio modulado de sistema da CDB (I155M)

Número de entradas 2Tipo ECL diferencialNível Mín. ± 150 mV

Máx. ± 930 mVImpedância de entrada 100 Ω , balanceadosFrequência nominal 155.520 MHzTempo de comutação (LOC) ≤ 1 µs

3.4.2 INTERFACES DE SAÍDA

− relógio de sistema de 155.52 MHz (C155M)

Número de saídas 4Tipo ECL 100K diferencialNível Mín. ± 650 mV

pior caso Máx. ± 925 mVmelhor caso Máx. ± 1.25 V

Tempo de subida e quedados pulsos de relógio ≤ 1.3 ns

Diferença de tempo entreos 4 sinais de saída ≤ 1 ns

Forma de pulso Consulte a Figura 10

1641 SX 23/12/99 2-19

Figura 10 Forma de Pulso do relógio de Sistema de 155.52 MHz

− relógio de 38.88 MHz (C38M)

Número de saídas 4Tipo CMOSTempo de subida e queda

dos pulsos de relógio ≤ 5 nsDiferença de tempo entre

os 4 sinais de saída ≤ 1 ns

− relógio de 51.84 MHz (C51M)


dos pulsos de relógio ≤ 5 ns

− relógio de 166.67 MHz (F166)


dos pulsos de relógio ≤ 8nsCiclo ativo:

− Sinal de quadro de 2 kHz (F2K)


dos pulsos de relógio ≤ 8 nsCiclo ativo:

2-20 3AL 68848 ACAA

− Sinal de quadro de 8 kHz (F8K)


dos pulsos de relógio ≤ 8 nsCiclo ativo:

3.4.3 INTERFACES DE CONTROLE

− Interface para sistema de controle (CSIFA/UBPE), L/R = 0

Número de entradas 4Tipo CMOSNome dos sinais CS0, CS1, RD, WRNúmero de saídas 1Tipo CMOSNúmero de bi-portas 8Tipo “Tristate”Nomes do sinal ADBUS0 ... 7

− Interface para controle de “hardware”, L/R = 1

Número de entradas 4Tipo CMOSNome dos sinais TS0 ... TS2, L/RNúmero de saídas 4Tipo CMOSNome dos sinais TS, LOF, LOCA, LOCBNúmero de bi-portas 8Tipo “Tristate”Nome dos sinais ADBUS0 ... 7

1641 SX 23/12/99 2-21

3.5 CONDIÇÕES AMBIENTAIS

Condições ambientais em conformidade com ATS 300 019-1 aplicado a:

Operação: 300 019-1-3, Classe 3.1Transporte: 300 019-1-2, Classe 2.3Armazenagem: 200 019-1-1, Classe 1.1

2-22 3AL 68848 ACAA

4. PRINCÍPIOS DA OPERAÇÃOPara auxiliar a descrição nas seções seguintes dos componentes do sistema Caixa de Interfacede relógio (CIB), Placa de relógio Mestre (MCB), Placa de Distribuição de relógio (CDB) eCircuito de recepção de relógio e Quadro (CFC), consulte também a Figura 14, apensa a estecapítulo.

4.1 CAIXA DE INTERFACE DE RELÓGIO

4.1.1 FUNÇÕES E RECURSOS

A CIB representa a interface física de todos os sinais de referência de temporização dentro doAlcatel 1641 SX e fornece ambas as MCBs do sistema de Geração e Distribuição de relógio,com até quatro sinais de referência de 2.048 MHz (2048A ... 2048D), a partir de diferentesfontes de relógio, como representado na Figura 11. Adicionalmente, ela fornece dois sinais dereferência de temporização de 2.048 MHz, recebidos de cada MCB, que são usados parasincronizar outros componentes do sistema.

A seção a seguir faz a distinção entre as entradas internas e as externas da CIB. Nas suasentradas internas REFIN2”, REFIN3 e REFIN4, a CIB recebe de uma placa STM-N ou da IOB2,até três sinais de referência de temporização já duplicados. Nas suas entradas externasREFIN1 e REFIN2’, a CIB recebe da Unidade Suprimento de Sincronização (SSU), até doissinais de referência não-duplicados. A CIB divide esses sinais em duas seções, a fim dealimentar entradas MCB de mesmo nome, com sinais de referência de temporização iguais.

Outras funções fornecidas pela CIB:

− Adaptação entre todos os sinais de referência de temporização (término de linha) e asentradas do relógio de referência recebidas das MCBs.

− Proteção de todas as entradas de referência de temporização externas contra sobre-tensão.

A CIB não suporta qualquer tipo de funções de controle e Inventário Remoto (RI), nemnecessita de fonte de alimentação, já que na placa de circuito impresso somente estãomontados componentes passivos.

Se não forem requeridas referências de temporização externas - no caso de um sistemapequeno “cross-connect”, por exemplo - a CIB pode ser transferida.

1641 SX 23/12/99 2-23

Figura 11 Fluxo de Sinal dos Sinais de Referência de temporização

4.1.2 VERSÕES DE CIB E INTERFACES SUPORTADAS

Com a finalidade de aumentar a flexibilidade relativa às diferentes exigências dos clientes, ou aentrada REFIN2’ da CIB, ou a entrada REFIN2” da CIB são conectadas à entrada C dareferência de temporização (2048C) das MCBs. Isso significa que, ou duas entradas internas eduas entradas externas de referência de temporização, ou uma entrada externa e três entradasinternas de referência de temporização estão, opcionalmente, disponíveis em uma CIB. Oajuste requerido é definido durante a instalação do sistema, modificando-se as posições do“jumper” na CIB.

A implementação flexível também possibilita a operação da CIB em um ambiente de 75 Ohm ou120 Ohm. Estão disponíveis dois diferentes módulos (versões) com números de partediferentes.

2-24 3AL 68848 ACAA

4.2 PLACA MESTRE DE RELÓGIO

Cada MCB fornece até 28155.52 MHz de sinais do relógio de sistema, modulados com um sinalde quadro de 166.67 Hz em um dos três modos de sincronização do Alcatel 1641 SX.

4.2.1 OPERAÇÃO MESTRE/ESCRAVA

Duas MCBs redundantes operam em um relacionamento mestre/escravo. Somente uma dasduas MCBs pode ser a MCB mestre (operando); a outra é, então, forçada a ser a MCB mestre(reserva). O estado operacional “mestre” e “escravo” é arbitrário ou definido pelo sistema deControle.

A MCB mestre distingue-se da escrava pelos seguintes recursos:

− O relógio de sistema, distribuído pelas duas MCBs, é gerado na MCB mestre.

− O gerador de quadro da MCB mestre sincroniza o gerador de quadro da escrava.

− Se a MCB mestre falhar, o estado operacional das placas são comutadas para a MCBescrava sem interação pelo sistema de Controle.

− Sob condições normais - sem qualquer falha nas MCBs e sem uma solicitação decomutação mestre/escrava - a mestre opera em um dos três modos operacionais (videpróximo parágrafo) e a escrava opera no modo rastreamento, sincronizada pela mestreatravés de um relógio de referência conectado em cruzamento.

4.2.2 TRÊS MODOS OPERACIONAIS DE GERAÇÃO DE RELÓGIO

− Modo Rastreamento (Modo Normal)No modo rastreamento, o gerador de relógio de uma fase MCB sincroniza um sinal dereferência de temporização externo, que apresenta estabilidade de frequência alta.

− Modo “Holdover”Se a MCB perde seu relógio de referência, entra no modo “holdover” para proversincronização na última média da frequência sincronizada de fase.

− Modo “Free Running”No modo “free running”, a MCB opera sem uma referência de temporização externa.

O modo operacional de todo o sistema de Geração e Distribuição de relógio corresponde aomodo operacional da MCB mestre, embora a mestre e a escrava possam operar nos diferentesmodos operacionais.

1641 SX 23/12/99 2-25

4.2.3 ENTRADAS DE REFERÊNCIA DE TEMPORIZAÇÃODISPONÍVEIS

Para as aplicações em conformidade com ETSI, a referência de temporização externa pode serum dos quatro sinais de referência de temporização de 2.048 MHz ou o relógio de 155.52 MHzda MCB associada.

Os recursos do relógio de referência, com relação às aplicações US (ANSI), tambémimplementadas na MCB, não estão descritas neste documento. Entretanto, as funções e asentradas estão representadas na Figura 14 por linhas pontilhadas.

4.2.4 SUPERVISÃO, SELEÇÃO E PROCESSAMENTO DO SINAL DEREFERÊNCIA

Supervisão da Qualidade

− Controle de interrupções curtas(Ti)Curtas interrupções do sinal de entrada de referência são acomodadas pelo modo“holdover”. Quando o sinal de entrada retorna dentro de um certo tempo Ti, a MCBsincroniza para este sinal novamente, sem qualquer retardo. Se não - após o tempo Ti - aMCB pode comutar para uma entrada de referência alternativa, se estiver disponível. O Ti éfixado em 4 ms.

− Espera por uma entrada de referência estável (Ts)Um sinal de entrada deve estar estável por um período de, no mínimo, Ts antes de serpermitido à MCB sincronizar para esta entrada. Isto não se aplica à interrupções curtas,como mencionado acima. O Ts é programável na faixa de 0 a 300 s, em etapas de 10 s.

− Tempo máximo de aceitação (Ta)Quando a MCB tenta sincronizar para uma nova referência de temporização, mas acomutação forçada não é possível e a MCB permanece sem sincronização por um tempomaior que Ta, o sistema de controle induz a MCB a sincronizar para uma referênciaalternativa de entrada. O Ta é programável na faixa de 10 a 300 s, em etapas de 10 s.

Seleção de Referência de temporização

− A seleção de referência de temporização é realizada pelo sistema de controle. Ele enviacomandos de seleção para ambas MCBs para selecionar uma das entradas de referência detemporização. Se esse sinal de referência falhar, a MCB envia um alarme para o sistema deControle, que comuta a MCB para o modo “holdover”. O sistema de Controle, então, terá quedecidir qual entrada de referência de temporização deverá ser selecionada. Podem serdadas prioridades para todas as entradas de referência. Já que existem quatro portas deentrada de 2.048 MHz, o sinal de referência com qualidade mais alta deverá ser conectado àporta com prioridade mais alta. A seleção de referência de temporização depende dadisponibilidade, qualidade e prioridade das entradas.

Processamento do sinal de referência selecionado

− Cada MCB monitora a qualidade de suas entradas apropriadas, seleciona uma delas e divideo sinal de referência por N; N depende da frequência do sinal selecionado. Desta maneira, osinal da entrada de referência do PLL digital sempre é um sinal de 8 kHz.

2-26 3AL 68848 ACAA

Sinal de Referência de temporização Selecionado(MHz)

N

1.544 (aplicação US),(não usado)

193

2.048 256

26.624 (aplicação US),(não usado)

3328

51.84 6480

Durante a operação mestre/escrava, a mestre opera no modo rastreamento e seleciona um dosrelógios de referência de 2.048 MHz. A MCB escrava sincroniza a mestre durante a operação“holdover” ou “free running”. O sinal de referência usado para isso é o relógio de 155.52 MHzacoplado em cruzamento, recebido da MCB associada, dividido por 3.

4.2.5 GERAÇÃO DE UM RELÓGIO DE SISTEMA DE 155.52 MHZ

PLL Digital

O sinal de 8 kHz derivado da referência selecionada e o sinal de 8 kHz derivado da saída doOscilador Numérico Controlado (NCO) de 3.24 MHz são comparados no Detector de Fase (PD).A comparação de fase consiste em iniciar um contador de 13-bit na borda anterior do sinal dereferência e parar o contador na borda anterior do próximo pulso de 8 kHz da saída NCO. Osvalores finais das medições de fase são acumulados em um registro de 18-bit. A Micro-Controladora MC68331 é interrompida em intervalos iguais com as informações de faseacumuladas de 18-bit.

A MC processa sucessivas leituras e calcula os dados de controle para o NCO, que são usadospara corrigir a fase do NCO. Desta forma, o NCO gera frequências entre 3.23996760 MHz e3.24003240 MHz (3.24 MHz ± 10 ppm), em etapas de aproximadamente 53 nHz.

Um Oscilador de Cristal “Ovenized” (OXO) fornece uma frequência de 15 MHz estável para oNCO.

PLL de 155 MHz

O objetivo deste “loop” de sincronização de fase é gerar um relógio de sistema de 155.52 MHzpara o circuito de comutação de relógio e para a MCB associada.

O PLL sincroniza seu sinal de saída de 155.52 MHz ao sinal de 3.24 MHz fornecido pelo DPLL.A largura de banda do “loop” do PLL de 155.52 MHz é de aproximadamente 100 Hz. O “loop” derealimentação contém um divisor por 3, seguido por um divisor por 16. O sinal de 51.84 MHzgerado pelo divisor por 3 é utilizado pelo detector de fase DPLL (contador) como relógio deamostragem. Esse recurso não consta na Figura 14.

4.2.6 ALINHAMENTO DE FASE E COMUTAÇÃO DE RELÓGIO

O circuito de comutação de relógio de cada MCB recebe dois sinais de 155.52 MHz não-modulados. Um relógio é suprido pelo seu próprio PLL de 155 MHz e o outro é suprido pelo PLL

1641 SX 23/12/99 2-27

correspondente na MCB associada. As duas MCBs escolhem o mesmo PLL como fonte derelógio para suas unidades de geração e modulação de quadro. Dessa forma, ambas MCBsdistribuem o mesmo relógio de sistema de 155.52 MHz para todas as Placas de Usuário, apartir de somente um gerador de relógio.

A comutação de manutenção “hitless” entre os relógios de sistema é aceita com a ajuda doalinhamento de fase na MCB escrava. Entretanto, a comutação “hitless” em certas condições defalha da MCB não é aceita. O alinhamento de fase entre os sinais de 155.52 MHz é alcançadadeslocando-se a fase da MCB escrava até o alinhamento ser alcançado.

O mecanismo de alinhamento de fase é iniciado por um comando de comutaçãomestre/escravo, a partir da Placa de Processador de Satélite (SPB), porque este comandotambém instrui as MCBs a selecionarem a outra fonte de relógio. Ambas MCBs entram em ummodo operacional “holdover” temporário, de modo que suas frequências e relações de fasepossam ser mantidas.

Na placa escrava, um detector de fase fornece informações relativas à relação de fase entre ossinais a serem alinhados. Após terem sido traduzidos para o formato digital, as informações defase são introduzidas no micro-controlador, que alinha os dois sinais de 155.52 MHz através doaumento temporário da frequência de saída no NCO. O deslocamento de frequência é mantidopelo tempo exato requerido para alinhar os dois sinais. Quando um alinhamento aceitável éalcançado, a MCB escrava comanda uma comutação de “hardware” e assume as funçõesmestres.

4.2.7 GERAÇÃO DE QUADRO DE 166.67 HZ, SINCRONIZAÇÃO EMODULAÇÃO

A geração de quadro divide o relógio de sistema selecionado por 933120 que resulta no relógiode quadro com uma frequência de 166.67 Hz. O modulador elimina um pulso de relógio desistema a intervalos de 1/166.67 s = 6 ms, modulando, deste modo, o relógio de sistema para orelógio de quadro. Esse processo terá que ser sincronizado em ambas as MCBs para assegurarque os sinais de relógio nas saídas estejam sempre na fase. Isso porque as MCBs trocam osrelógios de quadro. A sincronização de quadro é realizada pelas MCBs toda vez que o sistema éiniciado ou após a troca da placa associada. A MCB mestre é usada como referência dequadro.

4.2.8 SAÍDAS

Saídas de 155.52 MHz

Cada MCB fornece 27 saídas de relógio ECL para serem conectadas ou nas CDBs, comodescrito na Figura 14, ou diretamente nas UBs dentro de um pequeno DXC.

Saídas de 2.048 MHz

A MCB fornece duas saídas de 2.048 MHz T0_TEST e T4.A fonte da saída T4 é o sinal de 155.52 MHz selecionado. O sinal T4 é derivado da divisão de155.51 MHz por 3 em um divisor fixo e, a seguir, por 405/16 em um divisor fracionário. Os sinaisde saída de 2.048 MHz das duas MCBs são roteadas para a CIB.A fonte de saída T0_TEST pode ser comutada entre duas das quatro entradas de relógio de2.048 MHz.

2-28 3AL 68848 ACAA

4.2.9 MICRO-CONTROLADOR

Um Micro-Controlador MC68331 na MCB realiza as seguintes funções de supervisão e controle:

− Monitoração dos sinais de sincronização (sinais de referência, relógio de sistema de 155.50MHz e relógio de quadro de 166.67 MHz, a partir da MCB associada)

− Mensagens da sincronização de processamento a partir da unidade de sincronização

− Filtragem de “loop” para a implementação de um “loop” de sincronização de fase de segundaordem (DPLL)

− Fornecimento de informações relativas ao “status” do DPLL e do PLL de 155.52 MHz para aMCB associada e recebimento das informações de “status” da MCB associada

− Interação com o sistema de Controle através de um CSIFA embutido.

4.2.10 INTERFACES DO SISTEMA DE CONTROLE

Interfaces

Cada MCB é conectada, redundantemente, às duas SPBs do sub-bastidor duplo AU, através doASIC da Interface do Sistema de Controle (CSIFA) e dos barramentos-S duplicados. A SPBativa supervisiona as operações da MCB.

Adicionalmente, as MCBs comunicam-se diretamente, utilizando quatro enlaces decomunicação serial. Esses enlaces são utilizados para fornecer informações relativas ao“status” operacional à MCB associada e aos comutadores mestres-escravos coordenados.Cada MCB possui uma entrada de enlace de “status”, uma saída de enlace de ”status”, umaentrada de comutador mestre/escravo e uma saída de comutador mestre/escravo, conectadas àentrada ou à saída da MCB associada correspondente.

Os dados da MCB são armazenados em uma EEPROM e podem ser acessados pela SPBativa, via barramento-R.

Supervisão pelo Sistema de Controle

Uma MCB fornece ao sistema de Controle as seguintes informações de alarmes e “status”:

− Perda de sinais de entrada de referência de temporização

− Perda de sinais de saída de referência de temporização (falha de placa)

− Entrada de referência de “timinig” selecionada

− “Status” do gerador de relógio

• Modo Rastreamento

• Modo “Free Running”

• Modo “Holdover”

− “Warmup” (até que a temperatura final do oscilador seja alcançada)

1641 SX 23/12/99 2-29

− MCB associada alcançável (via enlace MCB-MCB)

− MCB Fora de Serviço (relógios de saída desativados)

− MCB Em Serviço (relógios de saída ativados)

− Estado da MCB (mestre ou escrava).

Comandos do Sistema de Controle

São fornecidos os seguintes comandos a partir do sistema de Controle para a MCB:

− Ativação/Desativação das saídas do relógio de sistema

− Seleção de uma entrada de referência de temporização

− Saídas de referência de temporização “squelch”

− Liga/Desliga o FAIL LED

− Leitura dos dados de inventário remoto

− Seleção do gerador de relógio (comutação mestre/escrava).

Acesso de Usuário

O operador da rede pode exibir o “status” operacional da MCB ou alterar a configuração daMCB com a ajuda do Terminal “Craft” local ou do Sistema Operacional.


A MCB é alimentada, redundantemente, a partir de duas unidades de Conversor (CONV)localizadas no mesmo bastidor. Cada conversor supre as tensões +5.6 V e -5.1 V. Na MCB, asmesmas tensões são unidas através de diodos. As tensões unidas são fundidas para protegeras fontes de alimentação contra correntes de curto-circuito na MCB.

O LED de alarme vermelho, no painel frontal da MCB, sinaliza um fusível queimado ou umafalha de energia.

4.3 PLACA DE DISTRIBUIÇÃO DE RELÓGIO

4.3.1 PRINCÍPIOS DA DISTRIBUIÇÃO DE RELÓGIO

O componente chave da CDB é representado pelo Circuito de Distribuição de relógio (CDC). OCDC recebe da MCB o relógio modulado de sistema (Figura 14), supervisiona o sinal deentrada do IC e armazena as falhas de relógio em um registrador de alarme. Adicionalmente, o

2-30 3AL 68848 ACAA

CDC realiza a distribuição de relógio e quadro a partir de uma entrada ECL balanceada para 24saídas ECL balanceadas.

Uma CDB, portanto, fornece até 24 UBs com relógio modulado de sistema. No caso dadistribuição de relógio em 3 estágios, as UBs fornecidas podem ser as CDBs do próximoestágio. Por razões de segurança, cada UB é acionada pelas duas CDBs montadas em um sub-bastidor duplo. As saídas de relógio (CO1 ... CO24) da CDB são divididas em:

− até 12 relógios, que são transmitidos para as UBs dentro do mesmo sub-bastidor

− até 12 relógios, que são transmitidos para as UBs do sub-bastidor associado.

Cada transmissão de relógio afeta o ciclo ativo do sinal de relógio. Portanto, todos os ciclosativos são ajustados pelo CDC para valores iguais. O CDC gera novos pulsos de relógio delargura de pulso pré-definida. Cada borda de relógio positiva dentro de um relógio de sistemarecebido inicia um novo pulso com uma largura de pulso definida.

Adicionalmente, a CDB pode converter um sinal de relógio de referência de 2.048 MHz (nívelHCMOS) de uma placa I/O (IOB2, STM-N) em um sinal em conformidade com aRecomendação ITU-T G.703.10. O sinal de relógio é, então, transmitido para a CIB e pode serusada como uma fonte de relógio de referência. A CDB associada converte o relógio dereferência duplicado da mesma fonte de relógio (mesma IOB) a fim de suprir ambas MCBs comsinais de referência iguais.

Cada CDB é equipada com uma interface de 2 MHz e 8 kHz. Entretanto, a interface de 8 kHz éusada somente para aplicações do US.

4.3.2 FUNÇÕES DE SUPERVISÃO E CONTROLE

Todos os dados para o Módulo Inventário Remoto RIM estão localizados na EEPROM. Eles sãosondados pelo sistema de Controle através de um barramento serial (barramento-R). Obarramento não é redundante e está conectado às duas SPBs do sub-bastidor duplo.

A função de supervisão não foi implementada dentro da CDB. A SPB detecta uma falta derelógio de sistema se o relógio estiver faltando em todas as entradas da UB fornecidas pelamesma CDB. A SPB marca a CDB com falha, ligando o respectivo LED “FAIL”. Falha em umadas duas tensões de alimentação nas placas faz com que a CDB ligue o LED,independentemente.

4.4 CIRCUITO DE RECEPÇÃO DE RELÓGIO E QUADRO

4.4.1 PROCESSAMENTO DE DESMODULAÇÃO E DE SINAL DERELÓGIO

Cada placa que requer o relógio de sistema de 155.52 MHz ou um sinal de quadro para fins desincronização está equipada com o CFC.

1641 SX 23/12/99 2-31

O CFC recebe dois relógios de sistema de 155.52 MHz modulados, um de cada CDB do sub-bastidor duplo. Os dois sinais são constantemente supervisionados. A seleção do relógio érealizada ou independentemente, pelo CFC, ou controlado por “software”. No caso de falha dorelógio ativo de sistema, uma comutação forçada para o relógio da CDB redundante éexecutada automaticamente. A comutação forçada do CFC não necessita ser “hitless”.

O CFC gera novamente um relógio de sistema de 155.52 MHz não-modulado, a partir do relógiomodulado selecionado (I155M). Para isso, o CFC é conectado a um circuito ressonante,ajustado à frequência de 155.52 MHz. O relógio fica, então, disponível para um total de 4 saídasECL. A relação de fase entre I155M e C155M depende da tecnologia utilizada e da temperaturado ambiente (Figura 12). A tolerância de retardo dtd terá que ser considerada, com relação ànova utilização do relógio de sistema de 155 MHz.

Os contadores síncronos agora dividem por 3 (4) o relógio de sistema recuperado. O CFCpossui uma saída CMOS de 51.84 MHz e quatro saídas de 38.88 MHz para os sinais de relógiogerados.

Figura 12 Relação de Fase entre Sinais de relógio e de Quadro

Os sinais de quadro também derivam do relógio modulado de sistema. A geração de sinais dequadro de 8 kHz, 2 kHz e 166.67 Hz (F8K, F2K, F116) é executada por um contador acionadopelo relógio de 38.88 MHz (C38M) e sincronizado pelo relógio modulado de sistemaselecionado. A posição de fase do sinal de quadro gerado para C38M pode ser ajustado paraum valor definido (4 x n x T) através do sistema de Controle (Figura 12). Os sinais de quadrosão fornecidos nas saídas CMOS.

4.4.2 FUNÇÕES DE SUPERVISÃO E CONTROLE

Dependendo da placa, o CFC comunica-se com o sistema de Controle ou através de umainterface do barramento-S CSIFA ou através do controle de placa UBPE (Elemento deProcessamento de Placa de Usuário). A interface do CFC consiste em um barramento deendereço/dados paralelo de 8 bit e 5 linhas de controle.

Através dessa interface, são recebidos pelo CFC os seguintes comandos do sistema deControle:

2-32 3AL 68848 ACAA

− Seleção de um relógio específico de sistema A (ou B)Mesmo se uma perda de relógio ou uma interferência do relógio de sistema selecionado nãoacionar a comutação forçada para o relógio redundante.

− Seleção do relógio de sistema A (ou B)O CFC utiliza um dos relógios de sistema A ou B caso ambos os sinais de relógio foremaplicados sem falhas às suas saídas; ele somente comuta para o relógio redundante A ou Bse for detectada uma falha no relógio ativo.

− Seleção automática do relógio de sistema A (ou B)Um dos dois relógios é selecionado arbitrariamente. No caso de uma falha no relógio, o CFCcomuta, automaticamente, para o relógio redundante. Com essa opção, não há qualquerinfluência do sistema de Controle na seleção do relógio.

− Início de quadroCada perda de sincronização dentro do sistema “cross-connect” ou durante a inicialização dosistema, é seguida por um comando “Start of Frame” ao CFC. Dessa forma, a relação defase entre os sinais de relógio e quadro (Figura 12) é reinicializada. O comando “Start ofFrame” não causa mudanças nas outras funções do CFC. Todos as configuraçõespermanecem.

− Retardo dos sinais de quadroO retardo dos sinais de quadro em direção ao pulso eliminado dentro do sinal de relógiomodulado pode ser ajustado através do sistema de Controle. O retardo é colocado na frentedo comando “Start of Frame”.

O CFC utiliza a mesma interface para transmitir as seguintes mensagens para o sistema deControle:

− Perda de relógio na entrada A (LOCA)

− Perda de relógio na entrada B (LOCB)

− Perda de Quadro (LOF)

− Seleção de relógio (TS).

4.5 REDUNDÂNCIA

Os componentes da geração de relógio e aqueles para a distribuição de relógio sãoredundantes. O princípio da redundância é ilustrado na Figura 13.

Um componente com falha é recuperado por um circuito equivalente, apropriado. A comutaçãode relógio, entretanto, causa interferências na transmissão de dados.

1641 SX 23/12/99 2-33

Figura 13 - Suprimento de relógio Redundante das Placas de Usuário

Podem ocorrer as seguintes situações de falha:

− Falha do gerador de relógio operante (as saídas MCB ainda estão em operação)

• Essa falha sempre causa uma comutação mestre/escrava nas MCBs.

• As duas MCBs suprem o relógio do gerador de relógio redundante da MCB associada.

• A MCB com defeito (escrava) pode ser removida após a comutação forçada para a MCBassociada de todas as entradas CFC e a desativação das saídas de 155.52 MHz.

− Falha do gerador de relógio reserva (as saídas MCB ainda estão em operação)

• Essa falha não tem efeito no suprimento de relógio das UBS. A comutação de relógio nãoé necessária, nem na MCB, nem no CFC.

• A MCB com defeito (escrava) pode ser removida após a comutação forçada para a MCBoperante de todas as entradas CFC e a desativação das saídas de 155.52 MHz.

Na seção seguinte, um componente com defeito é tratado sob o ponto de vista do CFC nasUBs, que monitora os dois relógios de sistema recebidos. As duas MCBs estão ativamenteenvolvidas no suprimento de relógio. Com a falha em uma MCB (falta de relógio nas saídas),uma comutação para 50% das UBs é necessária. Falhas em uma das duas MCBs sempre temum efeito na transmissão de dados.

Se uma das CDBs falha, todas as UBs desta CDB alteram as entradas de relógio. A respectivaCDB redundante assume a função da CDB com falha; agora é possível trocar a CDBdefeituosa.

2-34 3AL 68848 ACAA

Figura 14 Diagrama de Bloco da Geração e Distribuição de relógio

3AL 68848 ACAA - Edição 01 / 07.1999



Sistema deControle

1641 SX 19/06/00 3-I

Índice

PARTE 1: Sub-Bastidor AUS-S (AU Pequena)

1. Aplicação........................................................................................................................................... 2

1.1 Posicionamento dentro do Sistema Alcatel 1641 SX ................................................................ 2

1.2 Tarefas do Sistema de Controle ................................................................................................ 3

1.3 Estrutura do Sistema ................................................................................................................. 3

2. “Design” Mecânico ............................................................................................................................ 6

2.1 Equipamento DE Sub-Bastidor .................................................................................................. 6

2.2 Cabeamento .............................................................................................................................. 9

3. Dados Técnicos .............................................................................................................................. 11

3.1 Sub-Bastidor de Unidade Administrativa ................................................................................. 11

3.2 Placa de Processador de Satélite............................................................................................ 11


4. Princípios da Operação................................................................................................................... 13

4.1 Arquitetura do Sistema de Controle......................................................................................... 13

4.1.1 Computador AU................................................................................................................ 13

4.1.2 Placa de Processador de Satélite (SPB).......................................................................... 20

4.1.3 Elemento de Processamento da Placa de Usuário (UBPE)............................................. 22

4.1.4 Interface do Sistema de Controle ASIC (CSIFA).............................................................. 23

4.2 Interfaces ................................................................................................................................. 24

4.2.1 InTerfaces Internas........................................................................................................... 24

4.2.2 Interfaces dos Sistemas Externos.................................................................................... 26

4.3 Fonte de Alimentação.............................................................................................................. 28

4.3.1 Fonte de Alimentação dos Sub-Bastidores AU ................................................................ 28

3-II 3AL 68848 ACAA

4.3.2 Fonte de Alimentação da SPB ......................................................................................... 30

4.3.3 Fonte de Alimentação para o UBPE e o CSIFA ............................................................... 30

5. Redundância ................................................................................................................................... 31

5.1 AUS Ativo e Redundante ......................................................................................................... 31

5.2 Redundância das SPBs Associadas no Sub-Bastidor Duplo .................................................. 32

PARTE 2: Nova Unidade Administrativa (NAU)

1. Aplicação......................................................................................................................................... 36

1.1 Posicionamento dentro do Sistema Alcatel 1641 SX .............................................................. 36

1.2 Tarefas do Sistema de Controle .............................................................................................. 37

1.3 Estrutura do Sistema ............................................................................................................... 37

2. “Design” Mecânico .......................................................................................................................... 40

2.1 Equipamento DE Sub-Bastidor................................................................................................ 40

3. Dados Técnicos .............................................................................................................................. 43

3.1 Nova Unidade Administrativa NAU.......................................................................................... 43

3.1.1 Nova Controladora de Comunicação (NCC) .................................................................... 43

3.1.2 Conversor CONV.............................................................................................................. 44

3.2 Placa de Processador de Satélite............................................................................................ 44

3.2.1 Condições Ambientais...................................................................................................... 44

4. Princípios dE Operação .................................................................................................................. 45

4.1 Arquitetura do Sistema de Controle......................................................................................... 45

4.1.1 Nova Unidade Administrativa (NAU ................................................................................. 45

4.1.2 Novo Sub-Bastidor de Utilidade (NUTS) .......................................................................... 49

4.1.3 Placa de Processador de Satélite (SPB).......................................................................... 50

4.1.4 Elemento de Processamento da Placa de Usuário (UBPE)............................................. 52

4.1.5 Interface do Sistema de Controle ASIC (CSIFA) ............................................................. 53

4.2 Interfaces SPB - UB................................................................................................................. 55

4.2.1 Interface do barramento-P (Interface SPB-UBPE)........................................................... 55

4.2.2 Interface do barramento-S (Interface SPB-CSIFA) .......................................................... 55

1641 SX 19/06/00 3-III

4.2.3 Interface do barramento-R (Interface SPM-RIM) ............................................................. 56

4.3 Redundância............................................................................................................................ 56

4.3.1 Estado do Aplicativo NAU................................................................................................. 56

4.3.2 Redundância da NAU....................................................................................................... 57

4.3.3 Redundância da SPB no Sub-Bastidor Duplo .................................................................. 57

3-IV 3AL 68848 ACAA

1641 SX 23/12/99 3-1

Parte 1

Sub-Bastidor AUS-S (AU Pequena)

3-2 3AL 68848 ACAA

1. APLICAÇÃO

1.1 POSICIONAMENTO DENTRO DO SISTEMA ALCATEL1641 SX

O sistema de Controle supervisiona e controla as diferentes unidades funcionais dentro dosistema “Cross-Connect” Digital (DXC) Alcatel 1641 SX (Figura 1).

Figura 1 Estrutura do DXC Alcatel 1641 SX

1641 SX 23/12/99 3-3

Ele consiste de diversos sistemas de computador independentes arranjados na seguintesequência hierárquica:

− O Sub-Bastidor Unidade Administrativa (AUS-S) assume o controle central do sistema.

− Duas Placas de Processador de Satélite (SPB) controlam as Placas de Usuário (UB) dentrodos sub-bastidores duplos Alcatel 1641 SX.

− O Controle das placas é assumido ou por um Elemento Processamento de Placa de Usuário(UBPE) ou pela ASIC da Interface do Sistema de Controle (CSIFA).

Cada sistema de computador em um dos três níveis hierárquicos mencionados acima,participam no processamento de mensagens e de instruções de controle. O usuário da redepode acessar as funções de supervisão e controle implementadas no nó da rede através doTerminal “Craft” local Alcatel 1641 SX ou através de um Sistema Operacional (OS), ou seja, elepode exibir o “status operacional do sistema ou entrar com instruções na configuração dosistema.

1.2 TAREFAS DO SISTEMA DE CONTROLE

O sistema de Controle executa as seguintes tarefas:

− Configuração dos diferentes conjuntos dentro do sistema

− Armazenagem do “status” atual de operação

− Supervisão do relógio e da fonte de alimentação de certos conjuntos dentro dos sub-bastidores duplos Alcatel 1641 SX

− Gerenciamento da redundância; comutação para uma rede equivalente, se for detectadainterferência (falha) de uma UB

− Marcação dos componentes do sistema com falha por meio de LEDs

− Transferência de instruções de “cross-connection” para a Matriz

− Processamento das mensagens de erro relativas aos sinais de dados, p. ex., Perda de Sinal(LOS)

− Suporte de Inventário Remoto (RI).


A Figura 2 ilustra a estrutura do sistema de Controle.

A Unidade Administrativa (AU) consiste de dois computadores redundantes AUs operativos,localizados nos Pequenos Sub-Bastidores AU AUS-S(A) e AUS-S(B). Cada computadorconsiste de:

3-4 3AL 68848 ACAA

− um computador de placa única UNIX - a Placa de Processador RISC (RPB) (RISC:Computador com Conjunto Reduzido de Instruções)

− até duas Placas Controladoras de Comutação (CCBA)

− até duas Placas de Transição (TSB)

− um “Drive” de Disco Rígido HDD3

Adicionalmente, o AUS-S(B) é equipado com uma Placa Central de Comutação S CSBS, quesupervisiona o “status” operacional dos dois computadores AU e controla a comutação deinterface, se necessário. Além disso, um “slot” é usado para a Placa Receptora de relógio deRádio e outro “slot” é reservado ou para um Modem interno ou para uma Placa de Alarme(ALMB). O Modem e a Placa de Alarme podem ser equipados conforme requerido.

A AU é conectada às Placas de Processador de Satélite (SPB ou variantes) e a dispositivosexternos, através de diferentes interfaces seriais. A adaptação da interface e a comutação deinterface entre os computadores AU são realizados nas TSBs.

Cada sub-bastidor duplo no Alcatel 1641 SX é equipado com duas SPBs que operam de formaredundante. Essas placas controlam as UBs dentro do sub-bastidor duplo, isto é, elasconvertem instruções da AU em comandos apropriados de controle e as distribuem para asrespectivas placas. A SPB processa as mensagens das UBs localmente, transmitindo somentecertos dados para a AU, reduzindo, assim, a carga de trabalho do computador AU. Cada umdos dois computadores AU é conectado a todas as SPBs, através dos seus própriosbarramentos-AU. As UBs dentro do sub-bastidor duplo são controladas ou por um UBPE ou porum CSIFA. Cada SPB é conectada a todos os UBPEs dentro do sub-bastidor duplo, através doseu próprio barramento-HDLC (barramento-P), e a todos os CSIFAs, através do seu própriobarramento-I2C (barramento-S).

1641 SX 23/12/99 3-5

Figura 2 Estrutura do Sistema de Controle

3-6 3AL 68848 ACAA

2. “DESIGN” MECÂNICO


A Figura 3 ilustra o arranjo dos sub-bastidores AU dentro do bastidor.

Figura 3 Arranjo dos Sub-Bastidores AUS-S e do Campo de Conexão AU

1641 SX 23/12/99 3-7

O campo de conexão para as interfaces externas AU, um módulo do Painel de Ligações daEstação (SWP), pode ser colocado em diferentes posições SWP. Entretanto, o módulo ésempre montado no bastidor no qual os sub-bastidores AUS-S também são colocados.

Figura 4 Pequeno Sub-Bastidor de Unidade Administrativa AUS-S

3-8 3AL 68848 ACAA

“Slot” Placa Comentários

102 DCFA Placa Receptora de relógio de Rádio (opcional, AUS-S(B))

102 ALMB Placa de Alarme ALMB (opcional, AUS-S(A))

104 CSBS Placa Central de Comutação (AUS-S(B))

105 RPB Placa de Processador RISC

107 CCBA Placa Controladora de Comunicação A

109 CCBA Placa Controladora de Comunicação B (mais que 60 SPBs)

111 TSB Placa de Transição

112 TSB Placa de Transição (mais que 60 SPBs)

113, 114 Vazio

115 MCB Placa de relógio Mestre

116 SPB Placa de Processador de Satélite

117 PSW Placa de Comutador de Potência

118 CPMV2 Unidade de Conversor 12.6 V

119 CONV3 Unidade de Conversor 5.1/5.6 V, 30 A

202 HDD3 “Drive” de Disco Rígido 3.5”

1641 SX 23/12/99 3-9

2.2 CABEAMENTO

Cabeamento da Fonte de Alimentação

Figura 5 Cabeamento da Fonte de Alimentação do Sub-Bastidor Duplo AU

3-10 3AL 68848 ACAA

Cabeamento da AU

Figura 6 Cabeamento do Sistema de Controle, Visão da Parte de Trás do Sub-Bastidor Duplo

1641 SX 23/12/99 3-11

3. DADOS TÉCNICOS

3.1 SUB-BASTIDOR DE UNIDADE ADMINISTRATIVA

Unidade de Conversor CONV2

Tensão de suprimento 48/60 V

Tensão de saída U1 + 12.1 V / máx. 9 A

Tensão de saída U2 - 12.1 V / máx. 1.8 A

Saída de potência Máx. 140 W

Unidade de Conversor CONV3

Tensão de suprimento 48/60 V

Tensão de saída U1 + 5.6 V

Tensão de saída U2 - 5.1 V

Saída de potência Máx. 140 W

“Drive” de Disco Rígido HDD3

Capacidade de Armazenagem 2100/2537 Mbyte (formatado/não-formatado)

Tempo de Acesso 11.4 ms (valor médio, típico para gravação)

Interface SCSI (Interface de Sistema de Computador Pequeno)

3.2 PLACA DE PROCESSADOR DE SATÉLITE

Tensão de operação + 5 V

Variação de tensão 4.7 ... 5.5 V

Dissipação, máx. típica 5 W


Condições ambientais em conformidade com ETSI 300 019-1

Operação: 300 019-1-3, Classe 3.1

3-12 3AL 68848 ACAA

Transporte: 300 019-1-2, Classe 2.3

Armazenagem: 300 019-1-1, Classe 1.1

1641 SX 23/12/99 3-13

4. PRINCÍPIOS DA OPERAÇÃO

4.1 ARQUITETURA DO SISTEMA DE CONTROLE

O diagrama de bloco do “hardware” AU está apensa a esta descrição funcional (Figura 21).Uma descrição detalhada dos LEDs e comutadores do painel frontal é fornecida no manualInstruções Operacionais dos sub-bastidores AU-S

4.1.1 COMPUTADOR AU

O computador AU é um sistema multiprocessador. A Figura 7 ilustra a arquitetura de umcomputador, suas interfaces para outros componentes do sistema e os sistemasmicroprocessadores Motorola utilizados.

Figura 7 Arquitetura do Sistema Multiprocessador

3-14 3AL 68848 ACAA

Placa de Processador RISC

Um computador de placa única, a Placa de Processador RISC (RPB) juntamente com oSistema Operacional Motorola UNIX V/88, representa o ambiente (computador “host”) para o“software” de aplicação Alcatel 1641 SX. A RPB é um sistema microprocessador MotorolaMVME187 (processador MC8810) que oferece uma interface “Ethernet” para uma Rede de ÁreaLocal (LAN). A LAN faz a ligação dos dois AUS-S ao CT local. A RPB tem acesso ao “drive” dedisco rígido através de uma Interface do Sistema de Computador Pequeno (SCSI) e, serequerido, a outros dispositivos externos SCSI (fita).

O circuito integrado de relógio MK48T08 “Mosket” é utilizado na RPB para gerar o tempo dosistema interno baseado em cristal. O circuito integrado de relógio oferece segundos, minutos,horas, dia, mês e ano no formado BCD. As correções para meses com os dias 28, 29 (anobissexto) e 30 são realizadas automaticamente. Para obter maior precisão nas operaçõesdependentes de tempo, deverá ser instalado um receptor de relógio de rádio. O receptor derelógio de rádio recebe o sinal do tempo nacional, adotado pelo AUS-S ativo. Se requerido, umaplaca de Frequência Digital Codificada (DCFA), localizada no ASU-S9B) poderá suprir ocomputador ativo AU com o tempo de sistema exato, mesmo que nenhum sinal desincronização possa ser recebido através de uma antena externa.

Placa Controladora de Comunicação

Um AUS-S contém até duas Placas Controladoras de Comunicação. A Figura 8 esclarece quecada CCBA possui seis canais de comunicação serial, C0 ... C5 (operação duplex) divididos emquatro canais de protocolo múltiplo, C2 ... C5 e dois canais que usam o protocolo X.25 (C0, C1).

Juntamente com o sistema operacional Motorola “VMEexec”, a Unidade de MicroProcessamento de 32 bit integrada (MPU) da CCBA controla os circuitos da interface DUSCC(Controladora de Comunicação Serial Universal Dupla) e a XPC (Controladora do ProtocoloX.25).

Uma mensagem para outro componente do sistema (SPB, DCFA) é inicialmente transferidapara as MPUs das CCBAs pela RPB. A troca de dados entre a RPB e as CCBAs ocorre atravésdo sistema de barramento-VME do AUS-S.

1641 SX 23/12/99 3-15

Figura 8 Diagrama de Bloco da RPB e CCBAs

A CCBA é, então, responsável por todo o controle da comunicação. Ao mesmo tempo, a MPU éauxiliada pela DUSCC ou pelo módulo XPC, que executam todos os protocolos de interfacerequeridos.

Os sinais dos canais de comunicação C0 ... C5 são compatíveis com a TTL e têm de seradaptados aos diferentes níveis de exigência dos componentes do sistema conectados. Essaadaptação de interface ocorre nas Placas de Transição (TSB).

3-16 3AL 68848 ACAA

Painel Traseiro BPSMAU

A ligação do painel traseiro no AUS é realizada através de um barramento-VME. O barramento-VME (multicamadas, quatro camadas) vai de encontro às exigências da especificação debarramento-VME P IEEE 1014, IEC 821. Esse padrão define a ligação do painel traseiro a umsistema multiprocessador com taxa de dados de 32 bit e taxas de dados de até 60 MByte/s. ARPB comunica-se com as CCBAs via barramento-VME.

“Drive” de Disco Rígido 3.5”

Cada AUS-S está equipado com um “Drive” de Disco Rígido 2.1 GByte 3.5”, que possui umaInterface do Sistema de Computador Pequeno (SCSI). A RPB dentro do mesmo AUS-S possuiacesso para seus HDDQ3 através de um barramento-SCSI.

Se requerido, podem ser conectados ao barramento-SCSI até cinco dispositivos externosadicionais SCSI (“drives” de disco rígido, fitas), o qual é finalizado primeiro diretamente noHDD3 - o outro término de barramento é removível.

Figura 9 Barramento-SCSIA

Pequena Placa Central de Comutação AU

A Pequena Placa Central de Comutação AU (CSBS) supervisiona o “status” operacional dosdois computadores AU. Dentro da supervisão do sistema de grupos funcionais A/B, sãoavaliados os sinais do barramento-VME (Monitor VME A/B) de cada computador AU. Essessinais informam as falhas de operação (p.ex., perda de tensão) em um dos dois computadoresAU. Adicionalmente, a CSBS recebe de cada computador AU um sinal de pulso ALIVE geradopor “software” (ASTAT0/BSTAT0).

Os componentes do sistema, tais como o Receptor de relógio de Rádio, são conectados aocomputador AU ativo através de interfaces comutáveis, implementadas nas TSBs. A CSBScontrola a comutação de interface através do seu barramento de controle A/B.

Sob condições normais, o computador AU B comunica-se com os dispositivos conectados. Se asupervisão do sistema CSBS detecta uma falha operacional no computador ativo AU, ele faz acomutação forçada das interfaces TSB.

1641 SX 23/12/99 3-17

A CSBS também gera a tensão de suprimento para os Módulos de Inventário Remoto (RIM),para a DCFA (opcional) e, se solicitado, para a Placa de Alarme (ALMB).

Figura 10 Diagrama de Bloco da Placa Central de Comutador CSBS

Placa de Transição

Um AUS-S contém até duas Placas de Transição (TSB). Os canais de comunicação C0 ... C5das CCBAs são ligadas às TBSs através do painel traseiro. Elas convertem o nível TTL doscanais de comunicação CCBA aos níveis padronizados de interface (RS485, RS232).

Para se alcançar isso, cada TSB por si mesma, possui diversos canais de interface serial (C0,C1, C2A/B, C3A/B, C4, C5A/B, C6A/B) que contêm diferentes circuitos para adaptação deinterface e para comutação de interface.

Cada TSB é atribuída a certas interfaces AU internas e externas. A TSB1, p.ex., realiza duasinterfaces AU-SPB não-comutadas (C0, C1) para até 2 x 30 SPBs e uma interface DFCcomutada (C6A/B).

Para alcançar uma conexão redundante de todas as interfaces para os dois computadores AU,foram implementados dois tipos de conexão dentro da AU. Dependendo desses tipos, asinterfaces TSB são divididas em

− interfaces não-comutadas

− interfaces comutadas.

O princípio dos dois tipos está representado na Figura 11.

Interfaces não-comutadas (parte superior da Figura 11): Os canais de comunicação das duasCCBAs associadas são passadas adiante diretamente, através de duas TSBs, sem o recursoda comutação. Se uma RPB (não representada), uma CCBA ou uma TSB falha, somente uma

3-18 3AL 68848 ACAA

das duas interfaces externas é colocada fora de operação. A comunicação com o dispositivoconectado (p.ex., as SPBs) então, acontece através da segunda interface redundante.

Interfaces comutadas (parte inferior da Figura 11): Os computadores AU fornecem interfaces deuso comum, que são conectadas ao computador AU B ou ao computador AU A. Normalmente,o computador AU B comunica-se com o dispositivo conectado, porque a configuração “default”define o computador AU B como o computador ativo. Se a CSBS detecta uma falha dentro docomputador AU B (RPB, CCBA, TSB), ela comuta as interfaces TSB de tal forma, que odispositivo externo é conectado ao computador AU A (uma de suas TSBs), que poderá, assim,continuar a comunicação com o dispositivo externo.

1641 SX 23/12/99 3-19

Figura 11 Interfaces AU Comutadas e Não-comutadas

3-20 3AL 68848 ACAA

4.1.2 PLACA DE PROCESSADOR DE SATÉLITE (SPB)

A SPB é um processador de placa simples com

− Unidade Central de Processamento (CPU)

− Processador de Comunicação (CP)

− Controladora de Comunicação (CC)

− Três diferentes classes de armazenagem, EPROM, SPB-RAM, CP-RAM

− Fonte de Alimentação com supervisão de tensão

− Lógica de Suporte Adicional (SL).

A Figura 12 ilustra a arquitetura da SPB.

O “software” aplicativo roda em um ambiente MTOS-UX (Sistema Operacional de Multi-TarefasUnix) no processador MC68030 (CPU), chamado “Processador de Aplicativo (AP)”. O “software”aplicativo consiste de todas as funções de supervisão e controle dentro de um sub-bastidorduplo.

Após a partida do sistema ou após a troca de uma SPB, o “software” aplicativo SPB é copiado -juntamente com o Sistema de Comunicação (VCS) VOTRIX - do disco rígido do AUS-S para aRAM da SPB. Cada SPB dentro do Alcatel 1641 SX recebe do AUS-S o mesmo pacote de“software”. O MTOS já foi implementado nas EPROMs da SPB. No entanto, ele não écarregado dentro da área RAM quando a SPB é colocada em serviço (conectada). Isso deixaarmazenagem suficiente na SPB-RAM para o “software” aplicativo.

O CP e a CPU possuem acesso a uma armazenagem comum (CP-RAM ou RAMCompartilhada). O CP e a CPU utilizam essa armazenagem comum para a comunicação, pormeio da qual cada um armazena dados em uma determinada área de armazenagem e lêatravés de outro processador.

A Controladora de Comunicação (MC68302) fornece as duas interfaces para a UnidadeAdministrativa (conexões de barramento-AU) e uma interface adicional de depuração, que podeser conectada a um Terminal “Craft” de Equipamento ou a um PC, para fins de teste.

1641 SX 23/12/99 3-21

Figura 12 Diagrama de Bloco da Placa de Processador de Satélite (SPB)

3-22 3AL 68848 ACAA

4.1.3 ELEMENTO DE PROCESSAMENTO DA PLACA DE USUÁRIO(UBPE)

As Placas Matrizes de Estágio Final (EXB), as Placas Matrizes de Estágio Central, as placas I/O(STM-1E, STM-1S, STM-1L, IOB45), bem como, as Placas de Extensão (ETB) são equipadascom UBPEs. A Figura 13 demonstra os diferentes componentes de um UBPE.

Figura 13 Elemento de Processamento da Placa de Usuário (UBPE)

O módulo Micro-Controlador (MC68302) - Processador Multi-Protocolo Integrado (IMP) -fornece três interfaces seriais. O MC68302 comunica-se com a SPB via barramento-P,provendo a UBPE com as instruções de controle requeridas. A Interface D (Depuração) permitea conexão de um terminal (PC) durante o desenvolvimento ou para fins de manutenção. OMC68302 é provido com um endereço de quatro bits” através da ligação do painel traseiro, peloqual o UBPE é endereçado a partir da SPB.

O MC68302 aceita instruções da SPB, processa mensagens da UB e controla os diferentesmódulos (ASICs) na placa. O Controle é realizado usando-se um barramento de endereço de 23“bits”, um barramento de dados de 16 “bits” e diferentes sinais de controle (CS, WR, RD, ...). As

1641 SX 23/12/99 3-23

interfaces I2C, necessárias para a conexão da RIM serial, são realizadas a partir do MC60302pela emulação do “software”.

A RIM contém dados específicos de placa para o aplicativo Inventário Remoto. Os dados RIpodem ser lidos pelo AUS-S através do barramento-P e pela SPB. Quando se aplica a tensãode suprimento, a supervisão de tensão gera uma Potência em Restauração, através da qual oUBPE é restaurado para um “status” inicial definido.

O MTOS é armazenado nas EPROMs. Quando o sistema é iniciado ou as UBs são colocadasem serviço, o “software” aplicativo é transmitido do AUS-S para a UB. As UBs são, dessa forma,supridas com diferentes módulos de “software”.

4.1.4 INTERFACE DO SISTEMA DE CONTROLE ASIC (CSIFA)

O CSIFA é um circuito Alcatel de aplicação específica, que controla aquelas placas que nãoexigem capacidade de processamento de um UBPE por si mesmas. O CSIFA é igual paratodas as placas (Figura 14). Uma exceção é a Placa de Proteção e de distribuição de relógio(PCB) no sistema I/O2, que realiza uma função minimizada do CSIFA em um circuito especial.

O CSIFA recebe mensagens de placa em suas entradas paralelas e controla as operaçõesfuncionais na placa através das suas saídas paralelas. Quais das entradas/saídas paralelas sãousadas, depende da respectiva aplicação. Para a supervisão e para funções de controle maissofisticadas, foi implementada uma interface para um barramento de dados/endereços de 8“bits”.

Ao contrário do UBPE, o CIFA não processa mensagens, mas serve como uma interface entreo barramento-S serial e as entradas/saídas paralelas. Ele é a SPB ativa dentro de um sub-bastidor duplo, que é responsável pelo processamento de dados, ou o UBPE da ETB nossistemas I/O34 e I/O140, com relação às respectivas placas I/O. Elas sondam as entradasparalelas (registrador) do CSIFA e carregam o registrador de saída paralela.

O endereço de placa, ligado permanentemente ao painel traseiro da placa, é transferido doCSIFA através do barramento de endereço de 4 “bits” e é usado ali para codificação deendereço.

Figura 14 Interface do Sistema de Controle ASIC (CSIFA)

3-24 3AL 68848 ACAA

4.2 INTERFACES

As interfaces do sistema podem ser divididas em duas classes:

− Interfaces internas, usadas dentro do sistema

− Interfaces externas, permitindo que dispositivos externos tenham acesso ao sistema.

4.2.1 INTERFACES INTERNAS

Interface AU-SPB

A AU redundante possui 2 x 4 interfaces seriais SPB. Podem ser conectadas em cada interfaceAU-SPB, no máximo, 30 SPBs (15 sub-bastidores duplos). O AUS-S ativo é, portanto, capaz degerenciar até 120 SPBs ou 60 sub-bastidores duplos.

Os dados de comunicação entre a AU e a SPB são controlados pelo módulo Controlador deProtocolo XPC na Placa Controladora de Comunicação (CCBA). O XPC realiza o protocoloLAPB (Procedimento de Acesso de Enlace, balanceado), em conformidade com aRecomendação X.25 ITU-T. O módulo oferece a conexão para as SPBs, detecta erros detransmissão e inicia a repetição de uma transmissão com falha. A Verificação de RedundânciaCíclica (CRC) é usada para detectar erros de transmissão. A transmissão de dados entre AU eSPB é realizada no modo duplex.

A adaptação da interface para interface padrão RS485 é realizada na TSB. A taxa máxima detransmissão é de 1 Mbit/s.

Um barramento-AU (barramento-HDLC) consiste de quatro cabos de fios torcidos simétricos,usados para a transmissão de

− dados da AU para as SPBs

− dados, enviados para a AU de uma SPB chamada

− um sinal de relógio da AU para todas as SPBs

− um sinal de interrupção, transmitido de uma das diversas SPBs para a AU (AIRA).

Interfaces SPB-UBs

As interfaces entre as SPBs e as UBs (Figura 15) de um sub-bastidor duplo podem seragrupadas em três tipos de interface. Dentro dos sub-bastidores, a transmissão de dadosocorre através da ligação do painel traseiro, com o nível de sinal CMOS.

Interface do barramento-P (Interface SPB-UBPE)

Cada SPB contém duas interfaces de barramento-P. O barramento-P A conecta a SPB aosUBPEs do mesmo sub-bastidor. O barramento-P B conecta a SPB a todos os UBPEs de umsub-bastidor associado. A transmissão de dados acontece usando-se o protocolo detransmissão HDLC de acordo com a interface AU-SPB. Com relação às informações decontrole e aos dados não usados, o procedimento de transmissão usa os quadros de dadosestruturados. A estrutura do barramento-P é igual à estrutura do barramento-AU.

1641 SX 23/12/99 3-25

Figura 15 Sinais de Barramento dentro de um Sub-Bastidor Duplo

Interface do barramento-S (Interface SPB-CSIFA)

Cada SPB contém quatro interfaces seriais independentes de barramento-S (barramento-I2C =barramento Circuito Inter-Integrado). O barramento-S A e o barramento-S C conectam a SPBaos CSIFAs do mesmo sub-bastidor. As outras interfaces do barramento-S (barramento-S B,barramento-S D) conectam a SPB a todos os CSIFAs do sub-bastidor associado. Os dados sãotransmitidos semiduplex, em uma taxa máx. de 100 kbit/s. Cada barramento-S consiste de trêslinhas de sinal, cada uma para

− Transmissão de dados entre SPB e CSIFAs (duplex)

− Sinal de relógio da SPB para os CSIFAs

− Solicitação de interrupção dos CSIFAs para a SPB.

Interface do barramento-R (Interface SPM-RIM)

Cada SPB contém duas interfaces seriais de barramento-R. O barramento-R A conecta a SPBA à RIM nas UBs, dentro do sub-bastidor. A SPB A pode acessar as RIMs do sub-bastidor

3-26 3AL 68848 ACAA

associado através da outra interface de barramento-R (barramento-R B). Os dados de placasão lidos utilizando-se o protocolo de transmissão I2C, como mencionado anteriormente para obarramento-S. Os dados técnicos da interface do barramento-R (taxa de transmissão,características elétricas) são iguais aqueles da interface do barramento-S.

4.2.2 INTERFACES DOS SISTEMAS EXTERNOS

Os conectores para os sistemas externos estão localizados no SWP. A Figura 16 ilustra asconexões entre o AUS-S ativo e os dispositivos externos.

Interface “Ethernet”

Cada RPB possui uma interface “Ethernet”. A interface “Ethernet” fornece acesso à LAN internado DXC, através de dois transceptores “Ethernet” ETR-S, que são fixados através dos painéistraseiros dos AUS-Ss. Todas as interfaces de controle (CT, OS via WAN ou DSB) sãoconectadas à LAN.

Interface QDCN

A AU suporta duas interfaces comutadas QDCN (X.21) para a conexão de um OS. A interface ébaseada no conjunto de protocolos B1 da Recomendação ITU-T G.773. Essa interface foiutilizada até a Versão 5.1-1 pelo formador dos UAEs remotos e pelo Sistema Operacional. OEquipamento de Comunicação de Dados (DCE) requerido para a transmissão estava localizadoou dentro de um AUS-S ou no lado de fora do DXC. A partir da Versão 5.3-2 em diante, essainterface não é de uso padrão no DXC.

Interface DCF

A DCFA localizada no AUS-S(B) supre o computador AU ativo com o tempo acurado dosistema, mesmo que nenhum sinal de sincronização possa ser recebido através de uma antena.Se o computador AU ativo falhar, a interface interna da DCFA é comutada para o computadorAU redundante.

1641 SX 23/12/99 3-27

Figura 16 Interfaces AU Internas e Externas

3-28 3AL 68848 ACAA

4.3 FONTE DE ALIMENTAÇÃO

4.3.1 FONTE DE ALIMENTAÇÃO DOS SUB-BASTIDORES AU

O diagrama de blocos da fonte de alimentação AU (Figura 17) ilustra as conexões entre asUnidades Conversoras e as outras placas montadas nos sub-bastidores AU. As ligações sãofeitas por conexões de cabos e dois painéis traseiros separados - o painel traseiro docomputador AU BPAU e o painel traseiro das Unidades Conversoras MX/CONVBP.

Cada AUS-S contém duas Unidades Conversoras (CONV).

São usadas duas tensões de saída CONV2 (12 V / -12 V) e uma tensão de saída do CONV (+5.6 V, 30 A) para suprir os componentes do computador AU (RPB, CCBAs, HDD3). Serequerido, essas tensões podem ser ligadas/desligadas com a ajuda da Placa de Comutação dePotência (PSW). Desta forma, é possível trocar placas de um AU, enquanto as TSBs, nomesmo AUS-S, ainda estiverem em operação. Adicionalmente, a PSW converte a tensão 5.6 Vem 5 V.

As TSBs e a CSBS recebem duas tensões de 5.6 V, uma sendo suprida pelo CONV do AUS-S(A), outra pelo CONV do AUS-S(B). As duas tensões são unidas por diodos, diretamente nasplacas. A CSBS desta forma, gera, redundantemente, um suprimento de tensão de 5 V para umModem interno (ou para uma Placa de Alarme), para placa DFC e para o Módulo InventárioRemoto (RIM) localizadas no HDD3.

O cabeamento da fonte de alimentação AU é demonstrado na Figura 5 (Capítulo 2).

As placas do barramento-VMEn na parte de computador do AUS-Sn e oHDD3 somente podem ser trocadas (inseridas ou removidas) depois quea relevante PSW tiver sido desligada. Se as placas do computador AUforem removidas enquanto a energia estiver sendo suprida, os dadosarmazenados no AUS-S podem ser perdidos ! Antes de ligar a PSW, ocomputador deverá ser desligado corretamente (interrupção com “init0”).

1641 SX 23/12/99 3-29

Figura 17 Diagrama de Bloco da Fonte de Alimentação AUS-S

3-30 3AL 68848 ACAA

4.3.2 FONTE DE ALIMENTAÇÃO DA SPB

Dois dos quatro CONVs dentro de um sub-bastidor duplo DXC suprem a SPB com uma tensãode 5 V. Na SPB, as tensões independentes de operação são inter-conectadas via diodos“Schottky”, fornecendo, desta forma, uma fonte de alimentação SPB redundante.

A tensão de operação é supervisionada na SPB. A SPB é reinicializada

− se a tensão de operação cair abaixo da tensão de operação mínima admissível (4.7 V) ou

− por meio de comutação na fonte de alimentação SPB (Potência em Restauração).

4.3.3 FONTE DE ALIMENTAÇÃO PARA O UBPE E O CSIFA

Dependendo das funções e do “hardware”, cada placa requer uma certa tensão e fonte dealimentação. As tensões para o UBPE ou CSIFA são derivadas da fonte de alimentação para asrespectivas placas.

1641 SX 23/12/99 3-31

5. REDUNDÂNCIAA Figura 18 ilustra os princípios de redundância, com relação ao sistema de Controle. Essaredundância assegura o controle das UBs, mesmo se uma conexão AUS-S, SPB ou debarramento falhar.

5.1 AUS ATIVO E REDUNDANTE

A configuração dos dois computadores AU é idêntica. O AUS-S ativo comunica-se com asSPBs e com os dispositivos externos conectados (CT, OS) através das duas interfaces e dosdados armazenados no seu disco rígido, que resultam das operações e do “status” operacional.Todos os dados armazenados no disco rígido do computador AU passivo são, assim,atualizados. Essa Sincronização da Base de Dados é processada via “Ethernet”, para a qualsão conectados dois sub-bastidores AU. Se o computador AU ativo falhar, o computador AUredundante assume o controle dos dispositivos conectados.

Figura 18 Redundância do Sistema de Controle

3-32 3AL 68848 ACAA

5.2 REDUNDÂNCIA DAS SPBS ASSOCIADAS NO SUB-BASTIDOR DUPLO

Com os princípios de redundância para as duas SPBs associadas dentro de um sub-bastidorduplo, dois casos diferentes têm de ser salientados:

1) Controle da UB pelo UBPE - (Figura 19)

Dentro de um sub-bastidor, todas as UBs com UBPE são controladas pela SPB localizada nomesmo sub-bastidor. Uma mensagem do computador AU B é transferida ou via SPB1 para umaUB no Sub-Bastidor 1, ou via SPB2 para uma UB no Sub-Bastidor 2. No caso de uma falha naSPB, a comunicação entre o AUS-S ativo e todas as UBs no sub-bastidor ativo é realizadausando-se a SPB ainda funcionando e as conexões redundantes (linha pontilhada).

Figura 19 Controle das Placas de Usuário com um UBPE

1641 SX 23/12/99 3-33

2) Controle da UB pelo CSIFA - (Figura 20)

Assim como os computadores AU, uma das duas SPBs associadas dentro do sub-bastidorduplo possui o "status” operacional “ativo”; a outra permanece no “status” operacional “passivo”.O “status” operacional da SPB é definido pela AU.

Uma UB com controle CSIFA (p.ex., uma MCB) dentro de um sub-bastidor duplo, é sempreatribuída a uma SPB ativa. Uma mensagem do AUS-S(B) é transferida via SPB ativa ou parauma UB no Sub-Bastidor 1, ou para uma UB no Sub-Bastidor 2. Se a SPB ativa falhar, acomunicação entre o AUS-S ativo e as UBs no sub-bastidor duplo é realizada via SPB, aindaem funcionamento, e as conexões redundantes (linha pontilhada).

Figura 20 Controle das Placas de Usuário com o CSIFA

3-34 3AL 68848 ACAA

Figura 21 Diagrama de Bloco dos Sub-Bastidores Duplos AUS-S

1641 SX 06/09/00 3-35

Parte 2

Nova Unidade Administrativa (NAU)

Novo Bastidor de Utilidades (NUTS)

3-36 3AL 68848 ACAA

1. APLICAÇÃO

1.1 POSICIONAMENTO DENTRO DO SISTEMA ALCATEL1641 SX

O sistema de Controle supervisiona e controla as diferentes unidades funcionais dentro dosistema “Cross-Connect” Digital (DXC) Alcatel 1641 SX (Figura 1).


1641 SX 06/09/00 3-37

Ele consiste de diversos sistemas de computador independentes arranjados na seguintesequência hierárquica:

− A Nova Unidade Administrativa (NAU) e o Novo Sub-Bastidor de Utilidade (NUTS) assumemo controle central do sistema.

− Duas Placas de Processador de Satélite (SPB) controlam as Placas de Usuário (UB) dentrodos sub-bastidores duplos Alcatel 1641 SX.

− O Controle das placas é assumido ou por um Elemento de Processamento de Placa deUsuário (UBPE) ou pelo ASIC da Interface do Sistema de Controle (CSIFA).

Cada sistema de computador em um dos três níveis hierárquicos mencionados acima,participam no processamento de mensagens e de instruções de controle. O usuário da redepode acessar as funções de supervisão e controle implementadas no nó da rede através de umTerminal “Craft” local ou através de um Sistema Operacional (OS), ou seja, ele pode exibir o“status operacional do sistema ou entrar com instruções na configuração do sistema.

1.2 TAREFAS DO SISTEMA DE CONTROLE

O sistema de Controle executa as seguintes tarefas:

− Configuração dos diferentes conjuntos dentro do sistema

− Armazenagem do “status” atual da operação

− Supervisão do relógio e da fonte de alimentação de certos conjuntos dentro dos sub-bastidores duplos Alcatel 1641 SX

− Gerenciamento da redundância; comutação para uma rede equivalente, se for detectadainterferência (falha) de uma UB

− Marcação dos componentes do sistema com falha por meio de LEDs

− Transferência de instruções de “cross-connection” para a Matriz

− Processamento das mensagens de erro relativas aos sinais de dados, p. ex., Perda de Sinal(LOS)

− Suporte de Inventário Remoto (RI).


A Figura 2 ilustra a estrutura do sistema de Controle.

A Unidade Administrativa (AU) consiste de dois computadores redundantes operativos NovasUnidades Administrativas (NAUs). A NAU consiste do formador da funcionalidade da Pequena

3-38 3AL 68848 ACAA

AU, com exceção das funcionalidades da controladora de comunicação e do relógio mestre;essas funcionalidades foram transferidas para o Novo Sub-Bastidor de Utilidade (NUTS).

A funcionalidade da controladora de comunicação é oferecida pela placa Nova Controladora deComunicação (NCC). A NCC contém dois Elementos de Processamento NCC (NCC-PE), cadauma provendo quatro enlaces SP para as Placas de Processador de Satélite (SPB).

Cada sub-bastidor duplo no Alcatel 1641 SX é equipado com duas SPBs que operamredundantemente. Essas placas controlam as UBs dentro do sub-bastidor duplo, isto é, elasconvertem instruções da AU em comandos apropriados de controle e as distribuem para asrespectivas placas. A SPB processa as mensagens das UBs localmente, transmitindo somentecertos dados para a AU, reduzindo, assim, a carga de trabalho do computador AU. Cada umdos dois computadores AU é conectado a todas as SPBs, através do seu próprio barramento-AU. As UBs dentro do sub-bastidor duplo são controladas ou por um UBPE ou por um CSIFA.Cada SPB é conectada a todos os UBPEs dentro do sub-bastidor duplo, através do seu própriobarramento-HDLC (barramento-P), e a todos os CSIFAs, através do seu próprio barramento-I2C(barramento-S).

1641 SX 06/09/00 3-39

Figura 2 Estrutura do Sistema de Controle

3-40 3AL 68848 ACAA

2. “DESIGN” MECÂNICO


A Figura 3 ilustra o arranjo dos sub-bastidores AU e do Painel de Ligações da Estação AU(SWP) dentro do bastidor com acesso pelo topo.

Figura 3 Arranjo dos Sub-Bastidores AUS-S e do Campo de Conexão AU

1641 SX 06/09/00 3-41

O campo de conexão para as interfaces externas AU, um módulo do Painel de Ligações daEstação (SWP), pode ser colocado dentro do SWP em diferentes posições. Entretanto, omódulo é sempre montado no bastidor no qual os sub-bastidores AU também estão localizados.

O NAU está provido com um encaixe industrial padrão que difere das práticas de equipamentoS9 e, como resultado, requer algumas adaptações. Ele tem sua própria Fonte de Alimentação,resfriamento forçado e proteção contra superaquecimento. Todas as interfaces têm acessotraseiro.

Figura 4 Nova Unidade Administrativa NAU

O NUTS é estabelecido pela modificação da parte de transmissão no sub-bastidor AU pequeno(lado direito do AU-S) O NCC é compatível com a posição MXB na AUS-S e é lá inserido. Aparte de transmissão é duplicada para o lado esquerdo do NUTS. No caso de uma atualizaçãovinda do sistema AUS-S para o sistema NAU, as partes de transmissão dos AUS-S dos sub-bastidores existentes pode ainda ser usada.

3-42 3AL 68848 ACAA

Figura 5 Novo Sub-Bastidor de Utilidade NUTS

Posição Designação TipoNovo Sub-Bastidor de Utilidade NUTS

101, 201 Vazio102, 202 Nova Controladora de Comunicação NCC103, 203 Placa de relógio Mestre MCB104, 204 Placa de Processador de Satélite SPB105, 205106, 206

Vazio

107, 207 Conversor 5.1/5.6 V, 30 A CONV

1641 SX 06/09/00 3-43

3. DADOS TÉCNICOS

3.1 NOVA UNIDADE ADMINISTRATIVA NAU

Interface LAN L0

Padrão IEEE 802.3

Tipo de interface AUI

Tipo de conector DB-15, macho, com bloqueio

Interfaces LAN L1 a L9

Padrão IEEE 802.3

Tipo de interface 10BaseT

Tipo de conector RJ45, fêmea, com bloqueio

Interface SCSI

Padrão SCSI-2-rápido

Tipo de interface Estreita (8-bit)/Larga (16 bit)

Tipo de conector SCSI-2, 50-pinos/68-pinos fêmea

Interfaces seriais de baixa velocidade SA, SB

Taxa de transmissão 0.4 ... 38.4 kBaud

Padrão EIA-232-D

Tipo de interface DTE

Tipo de conector DB-25, macho

Requisitos de Potência

Tensão de suprimento nominal -48/60 V DC

Variação de tensão de suprimento permissível -38 ... -72 V DC

3.1.1 NOVA CONTROLADORA DE COMUNICAÇÃO (NCC)

Interfaces LAN #0 e #1

Padrão IEEE 802.3

Tipo de interface 10BaseT

Conexão Via painel traseiro

Interfaces SP (Enlaces-SP) #0 a #5

Tipo de transmissão Serial

Taxa de transmissão 500 kbit/s

3-44 3AL 68848 ACAA

Protocolo de transmissão HDLC


3.1.2 CONVERSOR CONV

Tensão de suprimento nominal -48/60 V DC

Variação de tensão de suprimento admitida -38 ... -75 V

Tensão da saída U1 +5.6 VVariação +5.43 ... +5.77 V

Tensão da saída U2 -5.1 VVariação -5.25 ... -4.95 V

Saída de potência Máx. de 140 W

3.2 PLACA DE PROCESSADOR DE SATÉLITE

Interface AU (Enlace-SP)



Protocolo de transmissão HDLC


3.2.1 CONDIÇÕES AMBIENTAIS

Operação em conformidade com ETS 300 019-1-3, Classe 3.1ETemperatura máxima +50 C

Transporte em conformidade com ETS 300 019-1-2, Classe 2.3

Armazenagem em conformidade com ETS 300 019-1-1, Classe 1.1

1641 SX 06/09/00 3-45

4. PRINCÍPIOS DE OPERAÇÃO

4.1 ARQUITETURA DO SISTEMA DE CONTROLE

O diagrama de bloco do Sistema de Controle com seus elementos periféricos está incluídonesta descrição funcional (Figura 15). Uma descrição detalhada dos elementos operacionais éfornecida no manual Instruções Operacionais dos sub-bastidores de computador.

O principal elemento de processamento e controle do sistema “Cross-Connect” Digital (DXC)Alcatel 1641 SX é a Unidade Administrativa (AU). Ele centraliza a maior parte do “Software”Aplicativo, que implementa a funcionalidade Elemento de Rede SDH e controla todo o outroprocessamento (direto ou indireto) do DXC. Ele compreende:

− a Nova Unidade Administrativa (NAU)

− o Novo Sub-Bastidor de Utilidade (NUTS), alojando a Nova Controladora de Comunicação(NCC).

4.1.1 NOVA UNIDADE ADMINISTRATIVA (NAU

A NAU é oferecida como um sub-bastidor separado, em uma caixa industrial padrão, que diferedo uso do equipamento S9 e, como consequência, requer algumas adaptações. Ela possui suaprópria Unidade Fonte de Alimentação (PSU), com resfriamento forçado e um mecanismo deproteção contra superaquecimento. Todas as interfaces da NAU possuem acesso pela parte detrás.

A NAU pode ser considerada como uma caixa preta, no que diz respeito à sua estrutura internade HW. Sob o ponto de vista de instalação e serviço, não existe mais interrupção nos diferentescomponentes físicos de “hardware”. No caso de algum defeito, a NAU inteira deverá sersubstituída.

Todas as funcionalidades do computador, com exceção da funcionalidade controladora decomunicação, são fornecidas na NAU. Isso significa que as seguintes interfaces permanecem(em uma configuração típica):

− Oito interfaces LAN IEEE802.3 10BaseT (L2 a L9)para comunicação em direção às NCCs.

− Uma interface LAN IEEE802.3 10Base2 (L0)para comunicação externa (p.ex., para o Terminal “Craft” (CT). A conversão para 10Base2 érealizada por uma Unidade Média de Acesso (MAU). Essa interface também pode ser usadacomo uma interface redundante para a comunicação de NAU para NAU.

− Uma interface LAN 10BaseT (L1)para comunicação exclusiva de NAU para NAU (usada para mecanismos de persistência eredundância).

− Duas interfaces SCSI independentesuma interna para NAU, uma também acessível externamente.

3-46 3AL 68848 ACAA

− Duas interfaces seriais de baixa velocidade (SA, SB)para comunicações de saída de console e/ou externas.

− Uma interface de Entrada de Fonte de Alimentação.

Figura 6 Arquitetura e Interfaces da NAU

A plataforma do processador NAU é baseada na tecnologia padrão SPARC. As principaiscaracterísticas da NAU, com mais detalhes, são:

− Tecnologia de processador baseada na arquitetura SPARC (TurboSPARC)

− Desempenho de processamento da CPU (3.50 SPECint95)

− Configuração RAM escalonávelA versão padrão da NAU possui 128 MByte, a versão estendida 256 MByte.

− Desempenho SCSI em 10 Mbit/s nominais

− Capacidade de disco rígido SCSI de no mínimo 2x2 GByte

− Sistema Operacional “Solaris” 2.6.

O sistema NAU redundante consiste de dois computadores NAU que se comunicam via LAN.Uma NAU roda em um estado ativo e fornece a funcionalidade sistema de controle do DXC. Aoutra NAU está em um estado passivo, pronta para assumir a funcionalidade da NAU ativa emcaso de falha. Com relação à algumas atividades de manutenção, poderá ser necessáriointerromper todos os processos aplicativos que estão rodando. Portanto, a NAU afetada deveráser comutada para um estado especial de manutenção. Quando um Processador de Satélite(SP) detecta que ambas as NAUs estão ativas ao mesmo tempo, ambas as NAUs sãocomutadas para o estado de manutenção, para prevenir qualquer (outra) interrupção daconfiguração do sistema.

Uma NAU completamente instalada contém três diferentes instalações UNIX e de aplicativos:

1641 SX 06/09/00 3-47

− a instalação “default”, que consiste de uma Instalação UNIX “Default” pré-instalada pelosupridor da NAU,

− a instalação do tempo de execução, que contém o UNIX “Runtime” e os processosaplicativos para operação normal do DXC,

− a instalação da recuperação, que contém o UNIX “Recovery” e os processos aplicativos pararecuperação da instalação do tempo de execução.

A instalação “default” é mantida na NAU para realização de testes de “hardware”, que exigemuma instalação plena do UNIX, sem qualquer “software” aplicativo ou de plataforma instalado.Adicionalmente, ela pode ser usada em uma emergência, no caso de falhas na instalação.

Um Processo de Supervisão de Sistema (SSU) roda permanentemente dentro do UNIX“Runtime” e do UNIX “Recovery”. Esse SSU inicia e supervisiona os processos aplicativos,realiza monitoração de recursos e gerenciamento de falhas e gerencia a comunicação deredundância da NAU. O SSU também fornece informações do estado da NAU para clientesexternos. Essas informações de estado também estão disponíveis durante a instalação, quandouma NAU realiza uma recuperação ou está no estado de manutenção.

A seguir é dada uma breve descrição dos componentes de “software” relevantes para a NAU,em termos de categorias de classe:

Partida do Sistema

A categoria Partida do Sistema define o comportamento de uma NAU durante as fases de“boot” e interrupção do UNIX. A categoria Partida do Sistema contribui para o gerenciamentoglobal do sistema, com o conceito de prover mecanismos para a recuperação automática dosistema de arquivos do UNIX “Runtime” no caso de uma quebra no sistema.

Acesso NVRAM

A categoria Acesso NVRAM fornece serviços para o acesso e a modificação do conteúdo doscomponentes NVRAM da NAU. Os serviços da categoria Acesso NVRAM são oferecidos paraoutras categorias da NAU, bem como, para o usuário de manutenção, de forma interativa.

O conteúdo da NVRAM que pode ser acessado é:

− o identificador do dispositivo “boot” para o próximo “boot” do sistema

− o tipo do UNIX que está rodando no momento

− o estado do aplicativo que identifica o conjunto dos aplicativos que rodam dentro de um tipoUNIX dado

− a configuração de redundância da NAU.

Instalação

A categoria Instalação fornece os mecanismos de instalação do “software” da NAU. Ainstalação de “software” é baseada na instalação “default” do provedor. As principais etapas deinstalação são:

− criação da instalação do UNIX “Recovery”

− gravação da instalação “default” em uma área de gravação

− instalação de pacotes de “software” aplicativo e de plataforma

3-48 3AL 68848 ACAA

− configuração específica de “site” de clientes para instalação de plataforma e aplicativo

− configurações específicas principais da NAU

− gravação da instalação do tempo de execução e dos seus dados de configuração em áreasde gravação.

Recuperação

A categoria Recuperação provê:

− o serviço de recuperação da instalação do tempo de execução após uma quebra no sistema.Basicamente, o sistema de arquivo que contém a instalação que falhou é novamente criado.Assim, a instalação do tempo de execução que foi gravada, contida na área de gravação, éreinstalada.

− os serviços para salvar as instalações “default” e do tempo de execução na área degravação, e para recuperar a instalação “default”. Esses serviços são normalmente utilizadosdurante a fase de instalação e para atividades especiais de manutenção.

− o serviço para salvar, na área de configuração, os dados de configuração da instalação queestá rodando no momento.

Processo de Supervisão do Sistema (SSU)

A categoria SSU define o comportamento da NAU enquanto o UNIX inicializado estiver rodando,isto é, entre o tempo de “boot” e de interrupção. O SSU fornece os serviços de monitoração derecursos, o gerenciamento de falha global do sistema e o processamento de redundância.Esses serviços incluem um recurso de gerenciamento da LAN para todas as principais IPs darede NAU, e o fornecimento de informações de estado do equipamento e de inventário remotopara o correspondente equipamento da NAU (NAU, NCCS).

O recurso monitoração de recursos do SSU lida com a supervisão de todos os recursos que sãonecessários para a operação da NAU (memória virtual, espaço de disco livre, conexões LAN,etc.).

O recurso gerenciamento de falha global do sistema SSU reage conforme o relatório deproblemas recebido do recurso monitoração de recursos, ou recebido, diretamente, dosprocessos aplicativos na NAU e dos testes nas placas. O gerenciamento de falha é responsávelpela gravação para persistência de todos os relatórios de problemas.

O gerenciamento de falhas tenta disparar uma ação de reparo local para o recurso que causouum relatório de problema. Se a ação de reparo local falhar, o gerenciamento de falha global dosistema escalona o problema requisitando uma comutação da NAU, proveniente do recursoprocessamento de redundância do SSU.

Adicionalmente ao gerenciamento de falha global do sistema, é implementado um recurso localde gerenciamento de falha nos processos aplicativos e nas tarefas de placa. O gerenciamentolocal de falha fornece a interface para emitir relatórios de problemas para o gerenciamentoglobal de falha e os serviços para as ações de gerenciamento das falhas a nível local (isto é,processo ou tarefa).

O recurso processamento de redundância do SSU fornece mecanismos para uma comutaçãode redundância da NAU. Para evitar comutações malsucedidas da NAU, o processo deredundância na NAU ativa pode, ao invés disso, rejeitar uma solicitação de comutação da NAUe disparar uma reinicialização ou uma recuperação local, dependendo dos estados dos recursosda NAU passiva.

1641 SX 06/09/00 3-49

O SSU fornece informações sobre o estado do equipamento e de inventário remoto das NAUs edas NCCs.

Gerenciamento de Configuração

A categoria Gerenciamento de Configuração fornece serviços para um processamento deconsistência do UNIX com “site” específico e arquivos de configuração de aplicativos em ambasas NAUs. O UNIX e os arquivos de configuração de aplicativos relevantes podem ser copiadosa partir de uma NAU para uma NAU remota, assegurando, desta forma, que quaisqueralterações sejam aplicadas, de forma consistente, aos dois sistemas. É de se mencionar, queas adaptações específicas principais devem ser realizadas em cada NAU manualmente.

A categoria fornece um serviço adicional destinado a copiar para um local dedicado no discotodos os arquivos de configuração, de onde eles podem ser lidos por clientes externos, p. ex.,via “ftp” a partir do Terminal “Craft”.

Ambiente do Tempo de Execução

A categoria Ambiente do Tempo de Execução define a configuração do UNIX “Runtime” no quediz respeito aos processos aplicativos. Isso inclui, “layout” do sistema de arquivo, usuários doUNIX e suas permissões, e configuração da rede NAU IP.

4.1.2 NOVO SUB-BASTIDOR DE UTILIDADE (NUTS)

4.1.2.1 ESTRUTURA DO NUTS COM O SISTEMA PEQUENA AU EM UMA VISÃOCOMUM

O NUTS é criado pela montagem em um sub-bastidor simples padrão S9 de duas Partes deTransmissão redundantes, requeridas por um DXC. Parte de Transmissão significa o ladodireito do formador do sub-bastidor de Pequena AU, sem as funções não mais necessárias daComutação de Potência (PSW) e da Matriz (MXB). O recurso Controladora de Comunicação(CC), representada pela Nova Controladora de Comunicação (NCC), é inserido no lugar daMXB; a pinagem da NCC é compatível com a pinagem do “slot” da MXB. Como consequência,os dois sub-bastidores AU do sistema AUS-S podem ser reutilizados, seguindo-se aatualização do sistema NAU/NUTS, utilizando-se somente as partes do lado direito dos sub-bastidores.

O recurso funcionalidade de relógio central da Placa de relógio Mestre(MCB) e o controle desub-bastidor das Placas de Processador de Satélite (SPB) são assumidos sem alterações. AsSPBs e os Conversores são redundantes e podem, em caso de falha, simplesmente suprirambas as Partes de Transmissão do sub-bastidor.

Para resumir, o NUTS consiste das seguintes entidades (por favor, consulte a Figura 5)

− duas NCCs

− duas MCBs

− duas SPBs

− dois Conversores.

3-50 3AL 68848 ACAA

4.1.2.2 NOVA CONTROLADORA DE COMUNICAÇÃO (NCC)

A placa NCC faz parte da arquitetura do sistema de Controle. A funcionalidade principal daNCC é fixar as SPBs, de acordo com um aspecto de protocolo, à AU e vice-versa. Dessamaneira, a NCC implementa os dois protocolos usados para a comunicação em direção àNAU e às SPBs. A NCC está desacoplada da NAU em uma placa separada, estando divididafísicamente e logicamente. O percurso físico de comunicação entre NAU e NCC é baseado noprotocolo padrão LAN 802.3 em uma topologia de estrela (10BaseT). O protocolo TCP/IP é onível mais alto entre a NAU e a NCC.

Figura 7 Interfaces do Controle de Comunicação

Com relação aos sinais em direção às SPBs, a NCC suporta o protocolo do barramento depropriedade baseado em HDLC, denominado Enlace-SP. O protocolo do nível mais alto é oProtocolo de propriedade do Procedimento HDLC, chamado Camada3.

Cada NCC possui dois Elementos de Processamento da NCC (NCC-PE). Esses NCC-Pes sãofuncionalmente independentes de cada uma, mas são fisicamente implementadas em umaplaca-mãe NCC. Os NCC-Pes são iguais na sua implementação e no seu comportamento,porém não são implementados como elementos redundantes.

4.1.3 PLACA DE PROCESSADOR DE SATÉLITE (SPB)

A SPB é um processador de placa simples com

− Unidade Central de Processamento (CPU)

− Processador de Comunicação (CP)

− Controladora de Comunicação (CC)

− Três diferentes classes de armazenagem, EPROM, SPB-RAM, CP-RAM

1641 SX 06/09/00 3-51

− Fonte de Alimentação com supervisão de tensão

− Lógica de Suporte Adicional(SL).

O “software” aplicativo roda em um ambiente MTOS-UX (Sistema Operacional de Multi-TarefasUnix) no processador MC68030 (CPU), chamado “Processador de Aplicativo (AP)”. O “software”aplicativo consiste de todas as funções de supervisão e controle dentro de um sub-bastidorduplo.

Figura 8 Diagrama de Bloco da Placa de Processador de Satélite (SPB)

Após a partida do sistema ou após a troca de uma SPB, o “software” aplicativo SPB é copiado -juntamente com o Sistema de Comunicação (VCS) VOTRIX - a partir do disco rígido do AUS-Sem direção à RAM da SPB. Cada SPB dentro do Alcatel 1641 SX recebe do AUS-S o mesmopacote de “software”. O MTOS também já foi implementado nas EPROMs da SPB. No entanto,ele não é carregado dentro da área RAM, quando a SPB é colocada em serviço (conectada).Isso deixa armazenagem suficiente na SPB-RAM para o “software” aplicativo.

3-52 3AL 68848 ACAA

O CP e a CPU possuem acesso a uma armazenagem comum (CP-RAM ou RAMCompartilhada). O CP e a CPU utilizam essa armazenagem comum para a comunicação, pormeio da qual cada uma delas armazena dados em uma determinada área de armazenagem e lêatravés de outro processador.

A Controladora de Comunicação (MC68302) fornece as duas interfaces para a UnidadeAdministrativa (conexões de barramento-AU) e uma interface adicional de depuração, que podeser conectada a um Terminal “Craft” de Equipamento ou a um PC, para fins de teste.

4.1.4 ELEMENTO DE PROCESSAMENTO DA PLACA DE USUÁRIO(UBPE)

As Placas Matrizes de Estágio Final (EXB), as Placas Matrizes de Estágio Central, as placas I/O(STM-1E, STM-1S, STM-1L, IOB45), bem como, as Placas de Extensão (ETB) são equipadascom UBPEs. A Figura 9 demonstra os diferentes componentes de um UBPE.

1641 SX 06/09/00 3-53

Figura 9 Elemento de Processamento da Placa de Usuário (UBPE)

O módulo Micro-Controlador (MC68302) - Processador Multi-Protocolo Integrado (IMP) -fornece três interfaces seriais. O MC68302 comunica-se com a SPB via barramento-P,provendo a UBPE com as instruções de controle necessárias. A Interface D (Depuração)habilita a conexão de um terminal (PC) durante o desenvolvimento ou para fins de manutenção.O MC68302 é provido com um endereço de quatro “bits”, através da ligação do painel traseiro,pelo qual o UBPE é endereçado a partir da SPB.

O MC68302 aceita instruções da SPB, processa mensagens da UB e controla os diferentesmódulos (ASICs) na placa. O Controle é realizado usando-se um barramento de endereço de 23“bits”, um barramento de dados de 16 “bits” e diferentes sinais de controle (CS, WR, RD, ...). Asinterfaces I2C, necessárias para a conexão da RIM serial, são realizadas a partir do MC60302pela emulação do “software”.

A RIM contém dados específicos da placa para o aplicativo Inventário Remoto. Os dados RIpodem ser lidos pelo AUS-S através do barramento-P e pela SPB. Quando se aplica a tensão

3-54 3AL 68848 ACAA

de suprimento, a supervisão de tensão gera uma Potência em Restauração, através da qual oUBPE é restaurado para um “status” inicial definido.

O MTOS é armazenado nas EPROMs. Quando o sistema é iniciado ou as UBs são colocadasem serviço, o “software” aplicativo é transmitido do AUS-S para a UB. As UBs são, dessa forma,supridas com diferentes módulos de “software”.

4.1.5 INTERFACE DO SISTEMA DE CONTROLE ASIC (CSIFA)

O CSIFA é um circuito Alcatel de aplicação específica, que controla aquelas placas que nãoexigem para elas mesmas a capacidade de processamento de um UBPE. O CSIFA é idênticopara todas as placas (Figura 10). Uma exceção é a Placa de Proteção e de distribuição derelógio (PCB) no sistema I/O2, que realiza uma função minimizada do CSIFA em um circuitoespecial.

O CSIFA recebe mensagens de placas em suas entradas paralelas e controla as operaçõesfuncionais na placa através das suas saídas paralelas. Quais das entradas/saídas paralelas sãousadas, depende da respectiva aplicação. Para a supervisão e para funções de controle maissofisticadas, foi implementada uma interface para um barramento de dados/endereços de 8“bits”.

Ao contrário do UBPE, o CIFA não processa mensagens, mas serve como uma interface entreo barramento-S serial e as entradas/saídas paralelas. Ele é a SPB ativa dentro de um sub-bastidor duplo, que é responsável pelo processamento de dados, ou o UBPE da ETB nossistemas I/O34 e I/O140, com relação às respectivas placas I/O. Eles sondam as entradasparalelas (registrador) do CSIFA e carregam o registrador de saída paralela.

O endereço de placa, ligado permanentemente ao painel traseiro da placa, é transferido doCSIFA através do barramento de endereço de 4 “bits” e é usado ali para codificação deendereço.

1641 SX 06/09/00 3-55

Figura 10 Interface do Sistema de Controle ASIC (CSIFA)

3-56 3AL 68848 ACAA

4.2 INTERFACES SPB - UB

As interfaces entre as SPBs e as UBs (Figura 11) de um sub-bastidor duplo podem seragrupadas em três tipos de interface. Dentro dos sub-bastidores, a transmissão de dadosocorre através da ligação do painel traseiro, com o nível de sinal CMOS.

Figura 11 Sinais de Barramento dentro de um Sub-Bastidor Duplo

4.2.1 INTERFACE DO BARRAMENTO-P (INTERFACE SPB-UBPE)

Cada SPB contém duas interfaces de barramento-P. O barramento-P A conecta a SPB aosUBPEs no mesmo sub-bastidor. O barramento-P B conecta a SPB a todos os UBPEs de umsub-bastidor associado. A transmissão de dados é realizada usando-se o protocolo detransmissão HDLC de acordo com a interface AU-SPB. Com relação às informações decontrole e aos dados não usados, o procedimento de transmissão usa os quadros de dadosestruturados. A estrutura do barramento-P é igual à estrutura do barramento-AU.

4.2.2 INTERFACE DO BARRAMENTO-S (INTERFACE SPB-CSIFA)

Cada SPB contém quatro interfaces seriais independentes de barramento-S (barramento-I2C =barramento Circuito Inter-Integrado). O barramento-S A e o barramento-S C conectam a SPBaos CSIFAs do mesmo sub-bastidor. As outras interfaces do barramento-S (barramento-S B,barramento-S D) conectam a SPB a todos os CSIFAs do sub-bastidor associado. Os dados sãotransmitidos semiduplex, em uma taxa máx. de 100 kbit/s. Cada barramento-S consiste em trêslinhas de sinal, cada uma para

− Transmissão de dados entre SPB e CSIFAs (duplex)

− Sinal de relógio da SPB para os CSIFAs

1641 SX 06/09/00 3-57

− Solicitação de interrupção dos CSIFAs para a SPB.

4.2.3 INTERFACE DO BARRAMENTO-R (INTERFACE SPM-RIM)

Cada SPB contém duas interfaces seriais de barramento-R. O barramento-R A conecta a SPBA à RIM nas UBs, dentro do sub-bastidor. A SPB A pode acessar as RIMs do sub-bastidorassociado através da outra interface de barramento-R (barramento-R B). Os dados de placasão lidos utilizando-se o protocolo de transmissão I2C, como mencionado anteriormente para obarramento-S. Os dados técnicos da interface do barramento-R (taxa de transmissão,características elétricas) são iguais aqueles da interface do barramento-S.

4.3 REDUNDÂNCIA

A Figura 12 ilustra os princípios de redundância, com relação ao sistema de Controle. Essaredundância assegura o controle das UBs, mesmo se uma conexão de AUS-S, de SPB ou debarramento falhar.

4.3.1 ESTADO DO APLICATIVO NAU

A NAU pode assumir três estados de aplicativo: os estados Ativo e Passivo para operação e oestado de Manutenção para fins de manutenção. No estado Ativo, a NAU roda os processosaplicativos normais e no estado Passivo, principalmente os processos do “driver” depersistência. No estado de Manutenção, nenhum processo aplicativo é executado; ele terá queser iniciado pelo operador quando atividades de manutenção forem realizadas em uma NAU,p.ex., gravação de um “backup”. É de se mencionar que uma mudança de estado Ativo paraestado de Manutenção causa, implicidamente, uma comutação da NAU. O estado deManutenção também pode ser ativado pelo sistema, como consequência de falha grave nosistema, com a finalidade de impedir quaisquer outras atividades que possam causar,igualmente, maior corrupção.

O estado de aplicativo é originalmente determinado a partir da NVRAM, no momento da partidado sistema. A NAU ativa e passiva comunicam-se através da LAN 10BaseT interna na operaçãonormal. Uma comutação da NAU é realizada, se a NAU ativa for detectada como defeituosa.Quando a LAN interna falha, o gerenciamento da LAN suporta um re-roteamento dacomunicação NAU-NAU através da LAN 10Base2 externa.

Se os dois enlaces LAN falharem simultanamente, a reação é que a NAU passiva se torne ativa,já que não existe nenhum meio de distinguir uma falha LAN de uma falha NAU. Essa falhadupla, muito improvável, é detectada indiretamente através dos SPs e resulta nas duas NAUsentrando no estado de Manutenção.

3-58 3AL 68848 ACAA

4.3.2 REDUNDÂNCIA DA NAU

No estado Ativo, a NAU comunica-se entre os dispositivos externos conectados (CT, OS)através da sua interface externa LAN e também armazena no seu disco rígido, dados depersistência resultantes de operações, e “status” operacional. Os dados de persistênciaarmazenados no disco rígido da NAU no estado Passivo são, então, atualizados. Na operaçãonormal, essa sincronização da base de dados é processada via LAN interna. Se a NAU ativafalhar, a NAU passiva entra em estado Ativo e assume o controle dos dispositivos conectados.

Figura 12 Redundância do Sistema de Controle

As NAUs comunicam-se com as SPBs nos sub-bastidores duplos através das correspondentesNCCs. Sob o ponto de vista do gerenciamento LAN, deveria ser possível rotear o tráfego dedados através da LAN interna, NAU passiva e NCC correspondente, quando a conexão NCC daNAU ativa falhar. Entretanto, esse significante tráfego extra via LAN interna, pode influenciar aatualização de persistência entre NAU ativa e passiva. Por essa razão, tal roteamentoalternativo não é suportado; uma falha da NCC e de suas conexões causam uma comutação daNAU.

4.3.3 REDUNDÂNCIA DA SPB NO SUB-BASTIDOR DUPLO

Com os princípios de redundância para as duas SPBs associadas dentro de um sub-bastidorduplo, dois casos diferentes têm de ser salientados:

1641 SX 06/09/00 3-59

Controle da UB pelo UBPE - (Figura 13)

Dentro de um sub-bastidor, todas as UBs com UBPE são controladas pela SPB localizada nomesmo sub-bastidor. Uma mensagem da NAU-A é transferida ou via SPB#1 para uma UB noSub-Bastidor#1, ou via SPB#2 para uma UB no Sub-Bastidor#2. No caso de uma falha naSPB#1, a comunicação entre a NAU-A e todas as UBs no sub-bastidor duplo é realizadausando-se a SPB#2 e as conexões redundantes (linha pontilhada).

Figura 13 Controle das Placas de Usuário com um UBPE

Controle da UB pelo CSIFA - (Figura 14)

Assim como a NAU, uma das duas SPBs associadas dentro do sub-bastidor duplo, SPB#1 noexemplo, possui o "status” operacional “ativo”; a outra permanece no “status” operacional“passivo”. O “status” operacional da SPB é definido pela NAU.

Uma UB com controle CSIFA (p.ex., uma MCB) dentro de um sub-bastidor duplo, é sempreatribuída a uma SPB ativa. Uma mensagem da NAU-A é transferida, via SPB ativa, ou para umaUB no Sub-Bastidor#1, ou para uma UB no Sub-Bastidor#2. Se a SPB ativa falhar, acomunicação entre a NAU-A as UBs no sub-bastidor duplo é realizada via SPB#2 e asconexões redundantes (linha pontilhada).

3-60 3AL 68848 ACAA

Figura 14 Controle das Placas de Usuário com o CSIFA

1641 SX 06/09/00 3-61

Figura 15 Arquitetura do Sistema de Controle

3-62 3AL 68848 ACAA



Sistema Matriz

1641 SX 23/12/99 4-I

Índice

1. Aplicação........................................................................................................................................... 1

2. Projeto Mecânico .............................................................................................................................. 3

2.1 Equipamento de Sub-Bastidor ................................................................................................... 3

2.1.1 LMC448 .............................................................................................................................. 3

2.1.2 LMC480 .............................................................................................................................. 4

2.2 Estruturas DAS Matrizes............................................................................................................ 6

2.2.1 Estrutura da LMC448 ......................................................................................................... 6

2.2.2 Estrutura da LMC480 ....................................................................................................... 12

2.3 “Layouts” do Bastidor Matriz .................................................................................................... 18

2.3.1 “Layout” de Bastidor da LMC448...................................................................................... 18

2.3.2 “Layout” de Bastidor da LMC480...................................................................................... 20

3. Dados Técnicos .............................................................................................................................. 22

3.1 Matriz ....................................................................................................................................... 22

3.2 Interface STM-1 ....................................................................................................................... 22

3.3 Requisitos de Alimentação ...................................................................................................... 22

3.3.1 LMC448 ............................................................................................................................ 22

3.3.2 LMC480 ............................................................................................................................ 22


4. Princípios de Operação................................................................................................................... 24

4.1 Sinal da Interface Genérica de Transporte (GTI) .................................................................... 24

4.1.1 Geral ................................................................................................................................. 24

4.1.2 Formatos do Sinal GTI ..................................................................................................... 25

4.1.3 Supervisão de Conexão ................................................................................................... 28

4.2 Configurações GrAndes de Matriz (LMC)................................................................................ 29

4.2.1 LMC448 ............................................................................................................................ 29

4.2.2 LMC480 ............................................................................................................................ 29

4-II 3AL 68848 ACAA

4.3 Comutação de Diferentes VCs ................................................................................................ 30

4.3.1 Funções de Comutação do Estágio de Entrada............................................................... 30

4.3.2 Funções de Comutação do Estágio Central..................................................................... 31

4.3.3 Funções de Comutação do Estágio de Saída.................................................................. 31

4.4 Princípios de Rearranjo de uma LMC Matriz........................................................................... 31

4.4.1 Rearranjo de Conexões.................................................................................................... 32

4.4.2 Método de Seleção do Estágio Central ............................................................................ 32

4.5 Redundância............................................................................................................................ 34

4.6 Supervisão ............................................................................................................................... 34

4.7 Processamento de Alarme ...................................................................................................... 34

4.8 Distribuição de Potência nos Sub-Bastidores Geminados LMC.............................................. 35

4.8.1 Distribuição de Potência na LMC448 ............................................................................... 35

4.8.2 Distribuição de Potência na LMC480 ............................................................................... 39

1. APLICAÇÃOO sistema Matriz é a parte central do sistema síncrono “Cross-Connect” Digital (DXC) Alcatel 1641SX. Os diferentes grupos de sinais são conectados em cruzamento e sinais derivam dos grupos desinais, dentro do sistema Matriz. A Figura 1 ilustra a posição do sistema Matriz dentro do DXC.


1641 SX 19/06/00 4-1

Na direção da recepção, o sistema Matriz recebe dos sistemas I/O, sinais seriais da InterfaceGenérica de Transferência (GTI). Eles são sincronizados para o relógio de bit 155Mn (n=1...4) e,com a ajuda dos “clocks” de meio “byte” C38Mn (n=1...4) são convertidos em sinais paralelos dequatro “bits”. A Palavra de Alinhamento de Quadro (FAW) interna é regenerada e uma possívelPerda de Quadro (LOF) é detectada; nesse caso, é inserido um AIS. A parte “overhead” do sinal GTIcontém os ponteiros e a FAW (“bytes” A1 e A2), possibilitando o acesso definido para a primeiracoluna de cada “container” do nível a ser comutado.

Na direção da transmissão, os sinais GTI de quatro “bits” são reconvertidos em sinais seriais de 155Mbit/s e transmitidos para os sistemas I/O.

O sistema Matriz permite a comutação de sinais (DU-12, DU2, DU-3 e DU-4), bem como, atransmissão de sinais.

Estão disponíveis três Configurações Grandes de Matriz (LMC):

− LMC448-224 (até 224 portas STM-1 equivalentes)

− LMC448 (até 448 portas STM-1 equivalentes)

− LMC480 (até 480 portas STM-1 equivalentes)

O sistema Matriz foi equipado para redundância (Matriz A, Matriz B). Os sub-bastidores geminadosMatriz são necessários para assegurar uma operação do DXC livre de interferências. A Placa deProcessador de Satélite SPB, a Placa de Distribuição de Relógio CDB e o Conversor CONV foramequipados nos dois sub-bastidores dos sub-bastidores geminados matrizes. Isso torna aredundância 3+1 disponível para a fonte de alimentação e a redundância 1+1 para o controle e osuprimento de Relógio.

As LMCs são estruturadas em “Clos” com um estágio de entrada e saída, bem como, um estágiocentral. Como consequência, dois tipos de sub-bastidores geminados são necessários para cadatipo de LMC. A LMC448 contém

− Sub-Bastidores de Estágio Final (ESS), equipados com Placas Matrizes de estágio Final (EXBtipo A)

− Sub-Bastidores de Estágio Central (CSS), equipados com 32x32 portas de Placas Matrizes deestágio Central (CXB32).

A LMC480 é composta de sub-bastidores HPC (Conexão de Percurso de Mais Alta ordem) em umaconfiguração dupla de sub-bastidor, com defletores a ar. Ela consiste de

− Sub-Bastidores de Estágio Final HPC (HESS), equipados com Placas Matrizes de estágio Final(EXB tipo B)

− Sub-Bastidores de Estágio Central HPC (HCSS), equipados com 40x40 portas de PlacasMatrizes de estágio Central (CXB40).

4-2 3AL 68848 ACAA



2.1.1 LMC448

A LMC448 fornece uma capacidade de até 448 portas STM-1 equivalentes. A Matriz LMC448 é umarede de três estágios, baseada em dois tipos de sub-bastidores, o Sub-Bastidor de Estágio FinalESS e o Sub-Bastidor de Estágio Central CSS.

Figura 2 Equipamento do Sub-Bastidor de Estágio Final ESS

Posição Designação Tipo102 Vazio103 Placa de Distribuição de Relógio (opcional 1) CDBC104 a 111 Placa Matriz de estágio Final EXBA112 Placa de Distribuição de Relógio CDBC113 Placa de Processador de Satélite SPB114, 115 Conversor 5.1/5.6 V, 30 A CONV3B

1) para distribuição de relógio em três estágios

A CDB e SPB - identificadas por um fundo cinza - não pertencem ao sistema Matriz. A CDB faz partedo sistema de Geração e Distribuição de Relógio e a SPB faz parte do sistema de Controle.

1641 SX 19/06/00 4-3

Figura 3 Equipamento do Sub-Bastidor de Estágio Central

Posição Designação Tipo102 Vazio103 a 111 32x32 portas de Placa Matriz de estágio Central CXB32111 Placa de Distribuição de Relógio CDBC112 Placa de Processador de Satélite SPB113, 114 Conversor 5.1/5.6 V, 30 A CONV3B

2.1.2 LMC480

A LMC480 fornece uma capacidade de até 480 portas STM-1 equivalentes. A LMC480 matriz é umarede de três estágios, baseada em dois tipos de sub-bastidores, o Sub-Bastidor de Estágio FinalHPC (HESS) e o Sub-Bastidor de Estágio Central HPC (HCSS). Os sub-bastidores HPC contémduas linhas idênticas, equipadas com placas (sub-bastidor duplo); somente uma fila é demonstradanas Figuras 4 e 5.

4-4 3AL 68848 ACAA

Figura 4 Equipamento do Sub-Bastidor de Estágio Central HPC (HCSS)

Posição Designação Tipo101 Placa de Distribuição de Relógio (opcional) CDBD102 a 109 Placa Matriz de estágio Final EXBB110 Placa de Distribuição de Relógio CDBD111 Placa de Processador de Satélite SPBB112, 113 Conversor 5.1/5.6 V, 30 A CONV3A

1641 SX 19/06/00 4-5

Figura 5 Equipamento do Sub-Bastidor de Estágio Final HPC (HESS)

Posição Designação Tipo101 a 110 40x40 portas de Placa Matriz de estágio Central CXB40111 Placa de Distribuição de Relógio CDBD112 Placa de Processador de Satélite SPBB113, 114 Conversor 5.1/5.6 V, 30 A CONV3A

2.2 ESTRUTURAS DAS MATRIZES

2.2.1 ESTRUTURA DA LMC448

A tabela a seguir indica o número de módulos matrizes para uma cópia simples, EXB Tipo A noestágio final e CXB Tipo 32 (32x32 portas) no estágio central, bem como, o número de ESS e CSSs.

Versão daLMC

Capacidade(Portas)

Número deCXBs no

Estágio Central

Número de Sub-Bastidores

Geminados*CSS

Número de EXBsnas Entradas +

Saídas dosEstágios Finais

Número deSub-

BastidoresGeminados*

ESSLMC448-224 128 - 224 8 CXB 1 16 + 16 2LMC448 256 - 448 16 CXB 1 32 + 32 4

* Como consequência da redundância da CDB, da SPB e do CONV, deverão ser instalados oscorrespondentes sub-bastidores geminados, mesmo se eles não contiverem nenhuma EXBs.

4-6 3AL 68848 ACAA

Com relação à LMC448, os dois CSSs terão que ser totalmente equipados com CXBs; as oito ESSspodem ser equipadas com EXBs, dependendo do número de portas requeridas. Com relação àLMC448-224, apenas uma CSS terá que ser equipada com CXBs e apenas quatro ESSs sãonecessários. A LMC448-224 pode ser atualizada para LMC448 através da adição dos componentesde “hardware” necessários.

Um estágio de entrada EXB junto com um estágio de saída EXB proverá até 14 portas STM-1equivalentes. Cada estágio de entrada/saída EXB é conectado, através de um enlace, à cada umadas CXBs.

O princípio da matriz “Clos” está ilustrado na Figura 22, Seção 4.2. A Figura 6 ilustra a realizaçãofísica com o “hardware” da LMC448.

1641 SX 19/06/00 4-7

Figura 6 Estrutura da LMC448 (Cópia Simples)

4-8 3AL 68848 ACAA

As Figuras 7 e 8 ilustram a posição das EXBs e CXBs, no que diz respeito aos seus conectores naparte de trás dos sub-bastidores ESS e CSS. Os conectores marcados em cinza não correspondem,de imediato, a um conector de placa por dentro.

Figura 7 Conectores do Painel Traseiro ESS, Visão Posterior

Figura 8 Conectores do Painel Traseiro CSS, Visão Posterior

As Figuras 9, 10 e 11 ilustram o cabeamento de um ESS e de uma CXB no CSS. O cabeamento dosoutros ESSs e das outras EXBs no CSS é idêntico.

1641 SX 19/06/00 4-9

Figura 9 Cabeamento da Entrada de Estágio Final da LMC448 (ESS Simples)

4-10 3AL 68848 ACAA

Figura 10 Cabeamento da Saída de Estágio Final da LMC448 (ESS Simples)

1641 SX 19/06/00 4-11

Figura 11 Cabeamento do Estágio Central da LMC448

2.2.2 ESTRUTURA DA LMC480

O número de módulos matrizes para uma cópia simples, EXB Tipo B (EXBB, EXB no seguimento) noestágio final e 40x40 portas CXB (CXB40, CXB no seguimento) no estágio central, bem como, onúmero de HESSs e HCSSs, estão indicados na tabela a seguir.

Versão daLMC

Capacidade(Portas)

Número de CXBsno Estágio

Central

Número deHCSSs

Número de EXBs nasEntradas + Saídas dos

Estágios Finais

Número deHESSs

LMC480 até 480 16 1 até 40 + 40 5

Mecanicamente, o HCSS e o HESS são construídos como sub-bastidores geminados, com umpainel traseiro comum, uma fila superior e uma inferior de placas e um defletor a ar integrado. OHCSS é equipado com 16 CXBs, quatro “slots” CXB não são usados. As HESSs e o cabeamentomatriz são totalmente equipados; somente as EXBs podem ser equipadas dependendo do númerode portas requeridas.

As EXBs de #1 a #8 na fila superior do HESS fornece o estágio de entrada, as EXBs de #9 a #16 oestágio de saída do estágio final matriz. As entradas de e as saídas para o sistema I/O sãoconectadas via conectores de placas; as conexões matrizes internas entre estágio final e estágiocentral são estabelecidas via ligações do painel traseiro HESS e conectores de Extensão (EXT). NoHCSS, a maioria das entradas HI e saídas VO é conectada via conectores de placas; somente asentradas de HI33 a HI40 e as saídas de VO33 a VO40 são conectadas via conectores da Extensãoe ligações do painel traseiro HCSS.

4-12 3AL 68848 ACAA

Figura 12 Configuração de Conector LMC480 (Visão Posterior)

O princípio da matriz “Clos” está ilustrado na Figura 23, Seção 4.2. A Figura 13 ilustra a realizaçãofísica com o “hardware” LMC480; o fator de expansão é 12x16.

As Figuras 14, 15 e 16 ilustram o cabeamento de um HESS e uma CSB no HCSS. O cabeamentodos outros HESSs e das outras CXBs no HCSS é igual.

1641 SX 19/06/00 4-13

Figura 13 Estrutura da LMC480 (Cópia Simples)

4-14 3AL 68848 ACAA

Figura 14 Cabeamento de Entrada da LMC480 (Fila Superior do HESS, Expansão 12/16)

1641 SX 19/06/00 4-15

Figura 15 Cabeamento de Saída da LMC480 (Fila Inferior do HESS, Expansão 12/16)

4-16 3AL 68848 ACAA

Figura 16 Cabeamento do Estágio Central da LMC480

1641 SX 19/06/00 4-17

2.3 “LAYOUTS” DO BASTIDOR MATRIZ

2.3.1 “LAYOUT” DE BASTIDOR DA LMC448

A Figura 17 apresenta o “layout de uma configuração completa de bastidor da LMC448 em cincobastidores para as duas Cópias A e B.

Com relação à LMC4480-224, apenas um CSS é equipado com CXBs em cada sub-bastidor duplode estágio central; os dois bastidores mais baixos, com oito sub-bastidores de estágio final, estãofaltando.

4-18 3AL 68848 ACAA

Figura 17 "Layout" de Bastidor Matriz da LMC448

1641 SX 19/06/00 4-19

2.3.2 “LAYOUT” DE BASTIDOR DA LMC480

A Figura 18 apresenta o “layout” de uma configuração completa de bastidor da LMC480 em seissub-bastidores para as duas Cópias A e B.

4-20 3AL 68848 ACAA

Figura 18 "Layout" de Bastidor Matriz da LMC480 (Visão Frontal)

1641 SX 19/06/00 4-21

3. DADOS TÉCNICOS

3.1 MATRIZEstrutura “Clos”

TamanhoLMC448 448 portas STM-1 equivalentes LMC448-224 224 portas STM-1 equivalentesLMC480 480 portas STM-1 equivalentes

Redundância 1 + 1

Função Unidirecional, bidirecional, difusão

Nível de Comutação VC-4, VC-3, VC-2, VC-12

3.2 INTERFACE STM-1Taxa de transmissão 155.520 Mbit/s

Interface elétrica Em conformidade com a Recomendação ITU-T G.703

Estrutura Em conformidade com a Recomendação ITU-T G.709Estrutura multiplex SDH em conformidade com ETSI

3.3 REQUISITOS DE ALIMENTAÇÃO

3.3.1 LMC448

Tensão de AlimentaçãoValor nominal 48/60 VVariação admitida 40.5 V ... 75 V

Consumo de PotênciaUm CSS totalmente equipado Aprox. 160 WUm ESS totalmente equipado Aprox. 180 W

3.3.2 LMC480

Tensão de AlimentaçãoValor nominal 48/60 V

4-22 3AL 68848 ACAA

Variação admitida 38.4 V ... 72 V

Consumo de PotênciaUm HCSS equipado Aprox. 325 WUm HESS totalmente equipado Aprox. 325 W Uma EXB Aprox. 20 W


Condições ambientais em conformidade com ETS 300 019-1

Operação 300 019-1-3, Classe 3.1

Transporte 300 019-1-2, Classe 2.3

Armazenagem 300 019-1-1, Classe 1.1

1641 SX 19/06/00 4-23

4. PRINCÍPIOS DE OPERAÇÃO

4.1 SINAL DA INTERFACE GENÉRICA DE TRANSPORTE(GTI)

4.1.1 GERAL

Os sinais a serem comutados são transportados entre a matriz e as portas I/O SDH ou PDH pelaassim chamada Interface Genérica de Transporte (GTI). A estrutura do sinal GTI segue a estruturade quatro STM-1, como definido na Recomendação ITU-T G.707.

Esse quadro inclui 9x170 “bytes” = 2,430 “bytes” = 19,440 “bits”. A frequência de repetição dequadro é de 8 kHz. Portanto, o sinal GTI é transmitido a uma taxa de 155,520 kbit/s.

O quadro é representado, graficamente, como um retângulo, contendo 9 linhas de 270 “bytes” cada.Os primeiros 9 “bytes” de cada linha são ocupados pela Palavra de Alinhamento de Quadro (FAW),marcando o início do quadro, o “Overhead” da Seção Multiplexadoras (MSOH), o ponteiro AU e o“Overhead” da Seção de Regenerador (RSOH). Essa área não pode ser usada para “payload”. Aordem de transmissão é linha por linha, da esquerda para a direita e de cima para baixo.

Figura 19 Estrutura Geral do Quadro GTI

O princípio da sincronização compartilhada dentro do produto, significa que a comutação de“Containers” Virtuais (VC) entre dois sinais GTI pode ser alcançada sem a realização da Adaptaçãode Seção. Entretanto, nos limites da rede GTI, a Adaptação de Seção Multiplixadora (MSA) érequerida para alinhar as Unidades Administrativas que chegam, e a Adaptação de Percursos deOrdem Mais Alta (HPA) é requerida para alinhar as Unidades Tributárias para o quadro GTI. Issosignifica que as funções mais complexas estão restritas às portas I/O e um mecanismo decomutação “simpler” distante é possível na parte da comutação. As AUs e as TUs, que foramalinhadas dessa maneira, são conhecidas como Unidades Domésticas (DU).

Uma segunda vantagem da GTI é a habilidade de transferir em uma GTI simples um complementocompleto de 64 entidades VC-12. Isso significa que sinais plesiócronos de 2 Mbit/s podem seroriginados por um sinal GTI, convenientemente agrupados em 64 sinais, enquanto que o sinal STM-1, em conformidade com G.707, suporta somente 63 sinais de 2 Mbit/s. Isso é particularmenterelevante nas aplicações das portas de 140/2Mbit/s e de 2 Mbit/s.

4-24 3AL 68848 ACAA

Figura 20 Estrutura Multiplex do Sinal GTI (comparada com STM-1, linha pontilhada)

Existem dois formatos de sinal GTI, modo 1 e modo 2, dependendo das entidades de comutação. Omodo 2 diz respeito, especialmente, à comutação de VC-12s; todos os outros VCs são comutadosno modo 1.

4.1.2 FORMATOS DO SINAL GTI

4.1.2.1 Sinais Comutados no Modo 1

Sinais SDH sem Terminação VC-4

O VC-4 do sinal I/O STM-1 é comutado até o fim de forma transparente; os “bytes” do MSOH e doRSOH podem ser processados opcionalmente.

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 2701 A1 A1 A1 A2 A2 A2 C1 X18 X19

2 X22 X23 E1 X25 X26 F1 X28 X29

3 D1 X32 X33 D2 X35 X36 D3 X38 X39

4 H1 Y Y H2 1* 1* H3 H3 H3

5 K1 X55 X56 K2 X58 X59

6 D4 X62 X63 D5 X65 X66 D6 X68 X69

7 D7 X72 X73 D8 X74 X75 D9 X78 X79

8 D10 X82 X83 D11 X84 X85 D12 X88 X89

9 Z1 Z1 Z1 Z2 Z2 Z2 E3 X98 X99

1641 SX 19/06/00 4-25

Sinal PDH de 140 Mbit/s

Apenas a FAW e o ponteiro AU são transportados na área do SOH. O VC-4 é comutadotransparentemente com o POH fixado na coluna 10.

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 29 270

1 A1 A1 A1 A2 A2 A2 J1

2 B3

3 C2

4 H1 Y Y H2 1* 1* H3 H3 H3 G1

5 F2

6 H4

7 Z3

8 Z4

9 Z5

Sinal SDH com Terminação VC-4

O sinal I/O STM-1 contém uma combinação de VC-3s e VC-12s multiplexados em um VC-4. O VC-4é terminado na porta I/O STM-1 e os VCs de Ordem Mais Baixa são multiplexados em um quadroGTI.

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 29 2701 A1 A1 A1 A2 A2 A2 C1 X18 X19 J1 H1 H1 Z4 Z4 V1 V2 V1

2 X22 X23 E1 X25 X26 F1 X28 X29 B3 H2 H2 Z5 Z5

3 D1 X32 X33 D2 X35 X36 D3 X38 X39 C2 H3 H3 J1 J1

4 H1 Y Y H2 1* 1* H3 H3 H3 G1 B3 B3

5 K1 X55 X56 K2 X58 X59 C2 C2

6 D4 X62 X63 D5 X65 X66 D6 X68 X69 H4 _ F2 G1 G1

7 D7 X72 X73 D8 X74 X75 D9 X78 X79 Z3 F2 F2

8 D10 X82 X83 D11 X84 X85 D12 X88 X89 Z4 H4 H4

9 Z1 Z1 Z1 Z2 Z2 Z2 E3 X98 X99 Z5 Z3 Z3

DU

-3 #

1

DU

-3 #

3

DU

-3 #

1

DU

-3 #

3

DU

-3 #

1

DU

-12

# 1,

1

DU

-3 #

3

DU

-3 #

1

DU

-12

# 1,

2

DU

-3 #

3

DU

-12

# 2,

1

DU

-3 #

3

indefinido

preenchido com "1"

No exemplo apresentado, supõe-se que as Unidades Domésticas DU-3#1 e DU-3#3 contenham umsinal de 34 Mbit/s cada uma e que a DU-3#2 contenha até 21 DU-12s em sete grupos de DU-2. OPOH do VC-4 é transportado na coluna 10.

Sinais PDH de 45 Mbit/s, 34 Mbit/s e 2 Mbit/s

O sinal GTI é composto de várias Unidades Domésticas.

4-26 3AL 68848 ACAA

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 29 2701 A1 A1 A1 A2 A2 A2 H1 H1 Z4 Z4

2 H2 H2 Z5 Z5

3 H3 H3 J1 J1

4 B3 B3

5 C2 C2

6 G1 G1

7 F2 F2

8 H4 H4

9 Z3 Z3

DU

-3 #

1

DU

-3 #

3

DU

-3 #

1

DU

-3 #

3

DU

-3 #

1

DU

-12

# 1,

1

DU

-3 #

3

DU

-3 #

1

DU

-12

# 1,

2

DU

-3 #

3

DU

-12

# 2,

1

DU

-3 #

3

indefinido

preenchido com "1"

No exemplo apresentado, supõe-se que as Unidades Domésticas DU-3#1 e DU3#3 contenham umsinal de 34 Mbit/s cada uma e que a DU-3#2 contenha até 21 DU-12s em sete grupos de DU-2. OsPOHs dos VC-3s são transportados nas colunas de 16 a 18.

4.1.2.2 Sinais Comutados no Modo 2

Sinais PDH de 140 Mbit/s Terminados abaixo dos 64 Sinais de 2-Mbit/s

O objetivo desse modo é comutar toda a largura de banda de um sinal de 140 Mbit/s, estruturadocomo tal, usando somente a porta matriz.

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 78 79 80 2701 A1 A1 A1 A2 A2 A2 V V V V V V V V

2

3

4

5

6

7

8

9

DU

-12

# 1

DU

-12

# 2

DU

-12

# 3

DU

-12

# 4

DU

-12

# 5

DU

-12

# 6

DU

-12

# 7

DU

-12

# 64

DU

-12

# 1

DU

-12

# 2

DU

-12

# 64

indefinido

preenchido com "1"

1641 SX 19/06/00 4-27

4.1.3 SUPERVISÃO DE CONEXÃO

A supervisão de Conexão leva a vantagem da redundância nos quatro “bits” NDF dos ponteiros. Nosinal GTI, os dois primeiros são usados em conformidade com G.707 como sinal NDF ativado,desativado, bem como, como Entidade Degradada. Os segundos dois “bits” são trocados (N* “bits”);eles são usados para conduzir um mecanismo de paridade e para codificar um identificador querotula a porta fonte (porta de entrada), bem como, o “slot” fonte de tempo (número VC na porta deentrada). No lado da saída da matriz, a porta de saída verifica a paridade e os identificadorescorretos. Quando a cópia selecionada da GTI apresenta falha, é feita uma comutação de proteção.Após a avaliação, a porta de saída restaura os N* “bits” aos seus valores G.707.

Figura 21 Modificação dos N "Bits" em "Bytes" de Ponteiro

4-28 3AL 68848 ACAA

4.2 CONFIGURAÇÕES GRANDES DE MATRIZ (LMC)

4.2.1 LMC448

A Figura 22 mostra a configuração da família LMC448 totalmente equipada com 448 entradas esaídas STM-1 equivalentes

Um fator decisivo para transmissão e capacidade FFP é a taxa de expansão do estágio de entrada.A Figura 22 ilustra a taxa máxima 14x16 otimizada para a capacidade de comutação. A diminuiçãoda taxa de expansão para 12x16 (recomendada), 10x16 ou 8x16 aumenta a transmissão e acapacidade de comutação da Proteção Rápida de Recurso (FFP), mas diminui a capacidade decomutação para as 384, 320 ou 256 portas STM-1 equivalente, respectivamente. A taxa deexpansão é fixada na distribuição.

Figura 22 Configuração LMC com 448 Portas

4.2.2 LMC480

A Figura 23 apresenta a configuração da família LMC480 totalmente equipada com 480 entradas esaídas STM-1 equivalentes.

A Figura 23 ilustra a taxa máxima 12x16 otimizada para a capacidade de comutação. A diminuiçãoda taxa de expansão para 8x16 aumenta a transmissão e a capacidade de comutação da ProteçãoRápida de Recurso (FFP), mas diminui a capacidade de comutação das 320 portas STM-1equivalentes, respectivamente. A taxa de expansão é fixada na distribuição.

1641 SX 19/06/00 4-29

Figura 23 Configuração LMC com 480 Portas

4.3 COMUTAÇÃO DE DIFERENTES VCS

Os módulos do estágio de entrada recebem dos módulos I/O quadros GTI e comutam para osmódulos do estágio central as DUs transportadas.

Para se ter um módulo de comutação de estágio central relativamente simples (incluindo FFP), énecessário limitar a comutação do estágio central para Modo 1 da GTI. Isso somente com relação aoVC-11/12.

Consequentemente, o estágio de entrada terá que converter para o Modo 1 qualquer quadro quechega em direção ao estágio central, e o estágio de saída receberá somente os quadros do Modo 1,tendo que convertê-los para os diferentes modos requeridos pelos módulos I/O.

4.3.1 FUNÇÕES DE COMUTAÇÃO DO ESTÁGIO DE ENTRADA

O estágio de entrada tem que comutar as seguintes entidades:

− VC-12 Modo 1 − − > VC-12 Modo 1

− VC-12 Modo 2 − − > VC-12 Modo 1 *)

− VC-2 Modo 1 − − > VC-2 Modo 1

− VC-3 Modo 1 − − > VC-3 Modo 1

− VC-4 Modo 1 − − > VC-4 Modo 1

− Colunas SOH/POH − − > área “payload”

O estágio de entrada realiza comutação de tempo e espaço.

4-30 3AL 68848 ACAA

*) A largura de banda no Modo 1 é limitada em 63 DU-12, ao invés de 64 DU-12 no Modo 2. Isso nãocausa nenhum problema, porque o estágio de entrada possui uma expansão de 14 a 15 (16) sinaisGTI.

4.3.2 FUNÇÕES DE COMUTAÇÃO DO ESTÁGIO CENTRAL

O estágio central tem de realizar as seguintes funções de comutação:

− VC-11 Modo 1 − − > VC-11 Modo 1

− VC-12 Modo 1 − − > VC-12 Modo 1

− VC-2 Modo 1 − − > VC-2 Modo 1

− VC-3 Modo 1 − − > VC-3 Modo 1

− VC-4 Modo 1 − − > VC-4 Modo 1

− Colunas simples − − > Colunas simples

O estágio central realiza somente comutação de espaço.

4.3.3 FUNÇÕES DE COMUTAÇÃO DO ESTÁGIO DE SAÍDA

O estágio de saída tem de realizar as seguintes funções de comutação:

− VC-11 Modo 1 − − > VC-11 Modo 1

− VC-12 Modo 1 − − > VC-12 Modo 1

− VC-12 Modo 1 − − > VC-12 Modo 2

− VC-2 Modo 1 − − > VC-2 Modo 1

− VC-3 Modo 1 − − > VC-3 Modo 1

− VC-4 Modo 1 − − > VC-4 Modo 1

− Colunas simples − − > Área SOH/POH

O estágio de saída realiza comutação de espaço e de tempo.

4.4 PRINCÍPIOS DE REARRANJO DE UMA LMC MATRIZ

O módulo do estágio de entrada e o módulo do estágio de saída são de não-bloqueio.Consequentemente, o problema de rotear uma conexão através da rede de três estágios se reduzem achar um percurso ocioso do módulo do estágio de entrada para o módulo do estágio de saída.

1641 SX 19/06/00 4-31

A matriz pode ser descrita como um estágio matriz, já que não existe uma interconexão de qualquermódulo do estágio de entrada com cada módulo do estágio central.

4.4.1 REARRANJO DE CONEXÕES

As configurações LMC necessitam do rearranjo das conexões para serem de não-bloqueio.

As conexões podem ser rearranjadas no modo “hitless” por meio da transmissão de um sinal a serrearranjado no estágio de entrada através de um segundo percurso, via estágio central para omesmo módulo do estágio de saída. O módulo do estágio de saída tem de realizar uma comutaçãoforçada “hitless” a partir de uma entrada em direção a outro sinal de entrada. Assim, a conexãoantiga será apagada.

O princípio do rearranjo está ilustrado na Figura 24.

Figura 24 Rearranjo de Conexões

4.4.2 MÉTODO DE SELEÇÃO DO ESTÁGIO CENTRAL

As conexões de uma rede “Clos” em três estágios podem ser representadas por um conjunto desímbolos inseridos em um matriz de estado. As linhas r correspondem aos módulos do estágio deentrada e as colunas r aos módulos do estágio de saída. Os símbolos m correspondem aos módulosm de estágio central.

4-32 3AL 68848 ACAA

Uma conexão de um módulo do estágio de entrada (a) a um comutador de saída (b) corresponde auma entrada C na posição matriz (a,b = linha, coluna).

Se poucas solicitações de conexão em cruzamento chegam no mesmo ponto ao mesmo tempo, asconexões em cruzamento são executadas sequencialmente. O tempo de execução do rearranjo, namaioria das vezes, depende do tempo de execução de uma conexão em cruzamento simples. Acomputação de um novo percurso pode ser executada muito rapidamente.

Figura 25 Rede "Clos" em Três Estágios

A Figura 26 ilustra um exemplo de um comutador bloqueado e as sequências de rearranjo.

Figura 26 Exemplo de um Matriz de estado com Duas Sequências de Rearranjo

1641 SX 19/06/00 4-33

4.5 REDUNDÂNCIA

Por razões de segurança, o sistema Matriz consiste de duas unidades redundantes (matriz A e B)operando de forma independente. As matrizes redundantes Cópia A e Copia B são conectadas aosmesmos sistemas I/O; elas recebem e conectam em cruzamento os mesmos sinais. Cada cópiacontém os mesmos sub-bastidores e placas.

Figura 27 Redundância do Sistema Matriz

As duas matrizes fornecem as mesmas conexões em paralelo. Para promover o processamento, osistema I/O seleciona um dos sinais conectados em cruzamento. Em caso de falha, o sistema deControle (SPB em cooperação com a AU) dispara a comutação para o outro sinal matriz.

4.6 SUPERVISÃO

A supervisão de um fluxo de sinal dentro da matriz sempre se refere aos sinais GTI. Nenhumasupervisão acontece nas DUs conectadas em cruzamento na própria matriz.

Os sinais seriais GTI são transferidos para os SPCs, onde, depois da conversão dos sinais GTI emblocos paralelos de quatro “bits”, a FAW é regenerada. O sinal recebido é verificado, com relação àLOF. A LOF é detectada se quatro quadros sucessivos estiverem com falha. Nesse caso, é inseridoum AIS, seguido da inserção de uma FAW consistindo de uma série de “bytes” A1/A2. Isso éexecutado quando a LOF for detectada.

4.7 PROCESSAMENTO DE ALARME

Cada módulo matriz (CXB ou EXB) é monitorado pela Unidade Administrativa (AU) via SPB ativo.Em caso de falha, a AU liga o LED vermelho “Fail” no módulo, via SPB (Figura 28). O tipo e alocalização da falha são transferidos para o Terminal “Craft” local (CT).

4-34 3AL 68848 ACAA

Figura 28 Processamento de Alarme

Se, em um módulo matriz, uma ou ambas as tensões falharem, p.ex., após uma quebra de fusível, opróprio módulo acende o LED “Fail”. A SPB detecta a falha e a indica para a AU.

4.8 DISTRIBUIÇÃO DE POTÊNCIA NOS SUB-BASTIDORESGEMINADOS LMC

4.8.1 DISTRIBUIÇÃO DE POTÊNCIA NA LMC448

A dissipação de energia de um sub-bastidor duplo LMC448 é distribuída pelos três conversores dealimentação. Um conversor de alimentação é redundante. O cabeamento é igual para configuraçãode sub-bastidor duplo (dois sub-bastidores simples) e para configuração de sub-bastidor duplo noESS; no CSS, o cabeamento é diferente.

Cada CONV#1 e CONV#3 suprem dois terços dos seus sub-bastidores. Nenhum cabeamento énecessário.

O CONV#2 fornece energia a um terço do sub-bastidor superior e um terço do inferior. Suas saídassão conectadas aos dois sub-bastidores via cabos.

O CONV#4 é o conversor de alimentação redundante. Ele é conectado às entradas de potênciaredundantes dos dois sub-bastidores (U1B, U2B) via cabos e, por conseguinte, conectado a todasas placas dos dois sub-bastidores.

1641 SX 19/06/00 4-35

Figura 29 Distribuição de Potência dentro do Sub-Bastidor Duplo ESS

4-36 3AL 68848 ACAA

Figura 30 Distribuição de Potência dentro do Sub-Bastidor Duplo CSS

1641 SX 19/06/00 4-37

Figura 31 Distribuição de Potência dentro do Sub-Bastidor Duplo CSS

4-38 3AL 68848 ACAA

A tabela a seguir estabelece os símbolos com relação às conexões de tensão da operação e desuprimento conduzidas no painel traseiro.

Símbolo Explicação+UB-UBA-UBB

Retorno de Bateria-48/60 V, seção A-48/60 V, seção B

dos disjuntores

U1B Entrada de redundância U1U1AB Saída U1 do CONV#2 respect. CONV#4U2AB Saída U2 do CONV#2 respect. CONV#4U2B Entrada de redundância U2U1AA Entrada U1 para área de fonte de alimentação CONV#2U2AA Entrada U2 para área de fonte de alimentação CONV#2

4.8.2 DISTRIBUIÇÃO DE POTÊNCIA NA LMC480

A dissipação de energia de um sub-bastidor duplo LMC480 é distribuída pelos três conversores dealimentação. Um conversor de alimentação é redundante.

O Conversor Tipo CONV3A gera três tensões de saída; apenas duas são usadas, U1 = +5.6 V e U2= -5.1 V.

Cada CONV#1 e CONV#3 supre em torno de dois terços das placas na sua própria fila no sub-bastidor. O CONV#2 supre com alimentação em torno de um terço de placas na fila superior e na filainferior no sub-bastidor. Essas tensões de suprimento são denominadas U1A1 ... 3 e U2A1 ... 3.

O CONV#4 é o conversor de alimentação redundante. Ele é conectado às entradas de potênciaredundantes das duas linhas do sub-bastidor e, por conseguinte, conectado a todas as placas nossub-bastidores. Essas tensões de suprimento são denominadas U1B e U2B.

Todas as tensões de suprimento são distribuídas no painel traseiro comum pelos planos dealimentação. Nenhum cabeamento adicional é necessário.

Símbolo ExplicaçãoPUBNUBANUBB


dos disjuntores

FPE Terra de Proteção Funcional

1641 SX 19/06/00 4-39

Figura 32 Distribuição de Potência dentro do Sub-Bastidor Duplo HESS

4-40 3AL 68848 ACAA

Figura 33 Distribuição de Potência dentro do Sub-Bastidor Duplo HCSS

1641 SX 19/06/00 4-41

4-42 3AL 68848 ACAA

3AL 68848 ACAA - Edição 01 / 07.1999



Sistema deEntrada/Saída STM-1

com Acesso ADM

1641 SX 23/12/99 6-I

Índice

1. Aplicação........................................................................................................................................... 1

1.1 Visão Geral do Sistema ............................................................................................................. 1

1.2 Definições .................................................................................................................................. 3

1.3 Sistema de Entrada/Saída de 155 Mbit/s (I/O155) .................................................................... 3

1.4 Acesso ADM .............................................................................................................................. 6


2.1 Bastidor para Equipamento ADM .............................................................................................. 7

2.2 Sub-Bastidor IOS155................................................................................................................. 8

2.3 Sub-Bastidor Geminado .......................................................................................................... 11

3. Dados Técnicos .............................................................................................................................. 15

3.1 Interface Elétrica de Linha ....................................................................................................... 15

3.2 Interface de Linha Ótica........................................................................................................... 15

3.2.1 Parâmetros Gerais ........................................................................................................... 15

3.2.2 Interface de Longa Distância............................................................................................ 16

3.2.3 Interface de Curta Distância ............................................................................................. 16

3.3 Interface Matriz ........................................................................................................................ 16

3.4 Interfaces de Controle ............................................................................................................. 17

3.5 Interface de Relógio................................................................................................................. 17

3.6 Consumo de Potência ............................................................................................................. 17



4.1 Recepção................................................................................................................................. 18

4.1.1 Entrada do Sinal CMI........................................................................................................ 18

4.1.2 Entrada do Sinal Ótico...................................................................................................... 19

4.1.3 Processamento do Sinal de Recepção ............................................................................ 19

4.2 Transmissão ............................................................................................................................ 20

6-II 3AL 68848 ACAA

4.2.1 Processamento do Sinal de Transmissão no IOS155-E.................................................. 20

4.2.2 Processamento do Sinal de Transmissão no IOS155-O ................................................. 20

4.3 Controle de Sub-Bastidor......................................................................................................... 20

4.4 Distribuição de Relógio ............................................................................................................ 22


1641 SX 19/06/00 6-1

1. APLICAÇÃO

1.1 VISÃO GERAL DO SISTEMA

O sistema de Entrada/Saída de 155 Mbit/s (I/O155) faz parte do sistema síncrono “Cross-Connect” Digital (DXC) Alcatel 1641 SX e é usado como uma interface entre as conexões daHierarquia Digital Síncrona (SDH), nível STM-1, e o sistema Matriz.

6-2 3AL 68848 ACAA


1641 SX 19/06/00 6-3

O equipamento Multiplex “Add/Drop” (ADM) Alcatel 1651 SX é tratado como um Elemento deRede NE separado e não é controlado pelo Alcatel 1641 SX. Sua função é adicionarpropriedades STM-4 ao DXC.

1.2 DEFINIÇÕES

Essa descrição funcional contém os seguintes termos:

− O termo sistema I/O140 representa uma definição lógica de funcionalidade; ele não pode serdiretamente relacionado às configurações de “hardware”. Este sistema é descrito.

− O Sub-Bastidor I/O de 155 Mbit/s é uma definição mecânica. IOS155 é um sub-bastidor não-equipado, IOS155-E e IOS155-O são sub-bastidores equipados para a aplicação elétrica ouótica. Em adição às placas específicas necessárias à função de transmissão, o IOS155-E eIOS155-O contêm placas que são atribuídas ao sistema de Geração e Distribuição deRelógio. A descrição desses sub-bastidores pode ser encontrada nas respectivas instruçõesoperacionais.

− O Sub-Bastidor Geminado I/O155 também é uma definição mecânica. Um sub-bastidorgeminado I/O155-E ou I/O155-O consiste de dois sub-bastidores associados, IOS155-E ouIOS155-O, que foram acoplados e comutados para redundância.

1.3 SISTEMA DE ENTRADA/SAÍDA DE 155 MBIT/S (I/O155)

Na direção da recepção, o sistema I/O155 termina o sinal de entrada elétrica ou ótica STM-1,avalia as informações de “overhead” e o transmite para o sistema de Controle.

O “payload” é estruturado com ponteiros que são ajustados para o relógio do sistema,duplicados para redundância e transmitidos em paralelo para as duas matrizes do sistemaMatriz, como dois sinais internos idênticos da Interface Genérica de Transporte (GTI).

Dentro da matriz, o acesso definido para a primeira coluna de cada “container” é possível,dentro do nível a ser conectado em cruzamento.

Em adição aos ponteiros, a parte “overhead” (cabeçalho) do sinal GTI somente contém aPalavra de Alinhamento de Quadro (FAW) e um “bit” conectado em cruzamento para detecçãode erros no lado da transmissão.

Na direção da transmissão, o I/O155 recebe um sinal GTI de cada uma das duas matrizesredundantes. Em caso de ser detectado um sinal com falha (com a ajuda do “bit” de detecçãode erros), o I/O155 comuta para o segundo sinal, com a condição de que esse sinal esteja livrede erros. O sistema de Controle fornece a nova informação de “overhead”, que é inserida nosinal STM-1 que sai.

O sistema I/O155 consiste das seguintes placas:

− Placa de Proteção Externa (EPB) para aplicação elétrica

− Placa de Entrada/Saída de 155 Mbit/s STM-1E para aplicação elétrica

6-4 3AL 68848 ACAA

− Placa de Entrada/Saída de 155 Mbit/s STM-1L para aplicação ótica de faixa longa

− Placa de Entrada/Saída de 155 Mbit/s STM-1S para aplicação ótica de faixa curta

− Placa de Proteção Interna tipo B (IPBB)

− Placa de Conversor (CONV)

− Placa de Servidor DCC (opcional) (DSB).

− Caixa de Interface de Relógio (CIB)

A configuração mínima para o funcionamento livre de problemas do sistema Alcatel 1641 SX,requer um sub-bastidor geminado por sistema I/O155 para redundância. Um sub-batidorgeminado consiste em dois sub-bastidores conectados. Os dois sub-bastidores têm de serequipados com os CONVs, a Placa de Processador de Satélite (SPB), a Placa de Distribuiçãode Relógio (CDB) e a IPBB. A redundância para a fonte de alimentação é, portanto, de 3+1, epara o controle e suprimento de relógio é de 1+1. O número de Placas I/O equipadas, nasaplicações elétricas das EPBs, depende do número de portas requeridas.

As Figuras 2 e 3 ilustram o processamento do sinal dentro dos sub-bastidores I/O155-E eI/O155-O. O Sub-Bastidor de Entrada/Saída de 155 Mbit/s IOS155 não-equipado é o mesmopara ambas aplicações. Portanto, também é possível uma configuração mista, consistindo deplacas elétricas e óticas, porém, em apenas um no modo de sub-bastidor não-protegido. Umsub-bastidor geminado também pode ser formado por um sub-bastidor IOS155-E equipado complacas elétricas STM-1E, e um sub-bastidor IOS155-O equipado com placas óticas STM-1S ouSTM-1L; nesse caso, cada sub-bastidor pode ser no modo de sub-bastidor protegido ou não-protegido.

Os dois conversores CONV também fazem parte do sistema I/O155. As placas SPB e CDB,entretanto, não pertencem ao sistema, embora estejam dentro do sub-bastidor STM-1E. A SPBpertence ao sistema de Controle e a CDB pertence ao sistema de Geração e Distribuição deRelógio.

1641 SX 19/06/00 6-5

Figura 2 Diagrama de Bloco de um Sub-Bastidor Simples IOS155-E (Elétrico)

Um sub-bastidor geminado I/O155-E, completamente equipado, tem uma capacidade total de16 percursos STM-1. Em caso de proteção, uma falha em um dos oito percursos STM-1 de umsub-bastidor, faz com que a EPB comute a respectiva porta STM-1 para um percurso reserva. AIPBB insere esse percurso no fluxo de dados entre I/O155-E e a matriz, repondo, assim, opercurso interrompido.

A capacidade de um sub-bastidor geminado I/O155-O, completamente equipado, é de 16 (2x8)percursos óticos STM1-, sem proteção, ou 8 (2x4) percursos com proteção 1+1. No caso daproteção, uma falha em um dos quatro percursos ativos STM-1 de um sub-bastidor, faz comque a IPBB comute para o percurso de proteção. Em um sub-bastidor protegido, as quatroplacas esquerdas STM-1 são as placas ativas e as quatro placas direitas são as placas deproteção.

6-6 3AL 68848 ACAA

Figura 3 Diagrama de Bloco de um Sub-Bastidor Simples IOS155-O (Ótico)

1.4 ACESSO ADM

Para estender os recursos do DXC Alcatel 1641 SX através da transmissão ótica STM-4, oequipamento ADM Alcatel 1651 SM pode ser conectado ao DXC, utilizando-se as facilidadesSTM-1 dos dois sistemas.

O ADM é tratado como um elemento de rede separado; ele é, portanto, controlado por umsistema de gerenciamento de rede ou por um terminal “craft” local, independente do Terminal“Craft” (CT) Alcatel 1641 SX ou do sistema de Controle do DXC. O ADM é descrito nos doismanuais, Manual Técnico e Manual do Operador; esses manuais não fazem parte dadocumentação do DXC.

1641 SX 19/06/00 6-7

2. PROJETO MECÂNICOCom relação às informações gerais do projeto mecânico, veja Registro 1, Visão do Sistema

2.1 BASTIDOR PARA EQUIPAMENTO ADM

O equipamento ADM Alcatel 1651 SM é montado em um bastidor separado do Alcatel 1641 SX,com módulos de Painel de Ligações da Estação (SWP) especialmente adaptados. Tanto oacesso superior, quanto o acesso inferior são possíveis; no caso de acesso inferior, apenas umsistema Alcatel 1651 SM pode ser equipado por bastidor e no caso de acesso superior, os doissistemas. Um sistema ADM Alcatel 1651 SM fornece duas interfaces de linha ótica STM-4. Aslinhas óticas STM-4 são conectadas, diretamente, na frente dos ADMs. Os tributários elétricosSTM-1 dos sistemas ADM estão sempre conectados, através do módulo especial SWP dobastidor ADM, com as interfaces normais elétricas STM-1 do módulo SWP do Alcatel 1641 SX.

O sistema ADM é controlado por um sistema de gerenciamento de rede ou por um terminal“craft” local, que é conectado, diretamente, ao equipamento ADM, após a abertura das portasdo bastidor. O Gerenciamento do ADM é independente do Terminal “Craft” (CT) Alcatel 1641SX e o sistema de Controle do Alcatel 1641 SM.

Os alarmes Urgente e Não-Urgente indicados pelos LEDs no equipamento ADM sãotransmitidos para as lâmpadas L2 e L3 na Unidade Bastidor de Topo (TRU) do bastidor ADM.As interfaces de alarme dos ADMs são conectadas à Placa de Alarme de Bastidor (RAB) dobastidor ADM. A indicação de alarme nos bastidores ADM é independente do sistema “cross-connect” Alcatel 1641 SX e não é controlada pelo “software” do CT; informações detalhadas dealarme somente estão disponíveis para as ADMs, através do acesso local de controle.

6-8 3AL 68848 ACAA

Figura 4 "Layout" do Bastidor ADM (Acesso Superior)

Com relação à descrição e operação do ADM, vide Manual Técnico e Manual do Operador queacompanham o Alcatel 1641 SX.

2.2 SUB-BASTIDOR IOS155

As Figuras 5 e 6 ilustram os sub-bastidores IOS155 totalmente equipados, para as aplicaçõeselétrica e ótica. As placas CDB e SPB não pertencem ao sistema I/O155. A CDB faz parte dosistema de Geração e Distribuição de Relógio e a SPB faz parte do sistema de Controle.

1641 SX 19/06/00 6-9

Figura 5 Equipamento Sub-Bastidor I/O de 155 Mbit/s, Aplicação Elétrica

Posição Designação Tipo

Sub-bastidor I/O de 155 Mbit/s, não-equipado IOS155

101 Vazio

102 Placa de Servidor DCC (opcional) DSB

103 Placa de Proteção Interna B IPBB

104 Placa I/O de 155 Mbit/s elétrica 1) (redundante) ou vazio STM-1E

105-108110-113

Placa I/O de 155 Mbit/s elétrica 2) ou vazio STM-1E

109 Placa de Proteção Externa 3) ou vazio EPB

114 Vazio

115 Placa de Distribuição de Relógio CDB

116 Placa de Processador de Satélite SPB

117, 118 Conversor CONV3

1)Somente equipado com, pelo menos, um STM-1E ativo, não equipado emsub-bastidores não-protegidos

2)Depende do número de portas requeridas

3)Somente equipado com, pelo menos, um STM-1E

6-10 3AL 68848 ACAA

Figura 6 Equipamento de Sub-Bastidor I/O de 155 Mbit/s, Aplicação Ótica


Sub-bastidor I/O de 155 Mbit/s, não-equipado IOS155

101 Vazio

102 Placa de Servidor DCC (opcional) DSB

103 Placa de Proteção Interna B IPBB

104 Vazio

105-108110-113

Placa I/O de 155 Mbit/s ótica 1)

Longo alcance ouCurto alcance ouvazio

STM-1LSTM-1S

109, 114 Vazio EPB



117, 118 Conversor CONV31)

Depende do número de portas requeridasEquipamento combinado com STM-1E, somente nos sub-bastidores nãoprotegidos

1641 SX 19/06/00 6-11

2.3 SUB-BASTIDOR GEMINADO

A Figura 7 ilustra o cabeamento, no lado de trás, de um sub-bastidor geminado I/O155,necessário entre os dois sub-bastidores associados. Esse cabeamento é igual para I/O155-E eI/O155-O.

Figura 7 Cabeamento de um Sub-Bastidor Geminado I/O155, Conexões Internas

6-12 3AL 68848 ACAA

A Figura 8 ilustra as conexões de cabos que conduzem para o lado de fora somente para oI/O155-O, sem qualquer cabeamento para a DSB opcional.

Figura 8 Cabeamento de um Sub-Bastidor Geminado I/O155-E, Conexões Externas

1641 SX 19/06/00 6-13

O cabeamento da parte traseira de um sub-bastidor geminado I/O155-O, conduzindo para olado exterior (Figura 9, na página a seguir), é diferente somente quanto à omissão dasconexões das faixas de conectores X101 e X102. Essas são conexões entre EPBs e SWP quenão são necessárias nas aplicações óticas. Adicionalmente, esta figura ilustra um exemplo decabeamento a partir de uma DSB opcional em direção às unidades STM-1 de outros sub-bastidores.

Por razões de redundância (vide Capítulo “Princípios da Operação”), os sub-bastidores IOS155devem estar sempre combinados dentro de sub-bastidores geminados. Dessa maneira, épossível que um dos dois sub-bastidores associados contenha apenas as placas deredundância IPBB, CDB, SPB e CONV.

6-14 3AL 68848 ACAA

Figura 9 Cabeamento de um Sub-Bastidor Geminado I/O155-O, Conexões Externas

1641 SX 19/06/00 6-15

3. DADOS TÉCNICOS

3.1 INTERFACE ELÉTRICA DE LINHATaxa de Transmissão 155 Mbit/s

Características elétricas Em conformidade com Recomendação ITU-T G.703Código de transmissão CMITipo de conexão 75 Ω , coaxialSinal de saída Onda quadrada, bipolar, 1.0 V ± 10%Atenuação de linha permissível < 12.7 dB a 78 MHz

Características de sinal Em conformidade com a Recomendação ITU-TG.709

Percursos de TransmissãoPortas por placa 1Portas por sub-bastidor geminado ≤ 16Redundância 1 : N com N = 1 ... 8

3.2 INTERFACE DE LINHA ÓTICA

3.2.1 PARÂMETROS GERAIS

Taxa de Transmissão 155 Mbit/s ± 20 ppmCódigo NRZ

Características óticasTipo de fonte MLMComprimento de onda longa distância 1280 ... 1335 nm curta distância 1261 ... 1360 nm

Limiar ALS + 4 dBmConectores óticos FC/PC, em frente da placa STM-1L/S

Percursos de TransmissãoFibras por porta 2Portas por placa 1Portas por sub-bastidor geminado protegido ≤ 8 não-protegido ≤ 16Redundância 1 + 1

6-16 3AL 68848 ACAA

3.2.2 INTERFACE DE LONGA DISTÂNCIA

Parâmetros de TransmissãoPotência ótica máx. lançada 0 dBmPotência ótica mín. lançada -4 dBmLargura de espectro RMS ≤ 4 nmTaxa de extinção ≥ 10 dB

Parâmetros de RecepçãoSensibilidade ≤ -344 dBmSobrecarga ≥ -10 dBPenalidade de percurso ótico ≥ 1.0 dB

Parâmetros de LinhaFaixa de atenuação de 1 a 29 dBDispersão ≥ 185 ps/nm

3.2.3 INTERFACE DE CURTA DISTÂNCIA

Parâmetros de TransmissãoPotência ótica máx. lançada -8 dBmPotência ótica mín. lançada -14 dBmLargura de espectro RMS ≤ 7.7 nmTaxa de extinção ≥ 8.2 dB

Parâmetros de RecepçãoSensibilidade ≤ -29 dBmSobrecarga ≥ -8.0 dBPenalidade de percurso ótico ≥ 1.0 dB

Parâmetros de LinhaFaixa de atenuação 0 ... 14 dBDispersão ≤ 96 ps/nm

3.3 INTERFACE MATRIZTaxa de Transmissão 155 Mbit/s

Características elétricasTipo de conexão 75 Ω , coaxial, assimétricaTensão de saída Onda quadrada, unipolar, 4.75 V ... 5.25 VComprimento de linha permissível ≤ 15 m

Características de sinal Sinal GTI interno de sistema, estrutura igual àRecomendação ITU-T G.709

1641 SX 19/06/00 6-17

3.4 INTERFACES DE CONTROLEAU - SPB

Tipo de cabo Pares torcidos, quatro vezes, simétricos, blindadosTipo de transmissão SerialTaxa de transmissão ≤ 1 Mbit/sProtocolo de transmissão HDLC, sondagem (AU), Solicitação de Interrupção

(SP)

SPM - Sistema I/O155SPM - IOB155 Barramento-P, HDLCSPB - EPB, IPB Barramento-S, I2CSPB - CONV, RIM Barramento R, I2C

3.5 INTERFACE DE RELÓGIOTipo de conexão para sub-bastidores Blindada, em dois fios

Frequência do relógio transmitido“Bit clock” 155.52 MHzRelógio multi-quadro 166.67 Hz

3.6 CONSUMO DE POTÊNCIATensão de alimentação

Valor nominal 48/60 VVariação admitida 38.4 ... 75 VConsumo de potência ≤ 405 W, típ. 380 W (2 x IOS155 totalmente equipados)

Tensão de Operação + U1Valor nominal + 5.6 V ± 3%Consumo de potência Aprox. 320 W (2 x IOS155, totalmente equipados)

Tensão de Operação -U2Valor nominal + 5.1 V ± 3%Consumo de potência Aprox. 26 W (2 x IOS155, totalmente equipados)

6-18 3AL 68848 ACAA


Condições ambientais em conformidade com ETS 300 019-1




4. PRINCÍPIOS DE OPERAÇÃOAs descrições a seguir são baseadas nas Figuras 12 e 13, que ilustram os blocos e as partesfuncionais dos sub-bastidores I/O equipados IOS155-E e IOS155-O.

O fundo das partes que não pertencem ao sistema I/O155 está sombreado de cinza.

4.1 RECEPÇÃO

4.1.1 ENTRADA DO SINAL CMI

Até oito sinais STM-1 são recebidos, via Painel de Ligações da Estação (SWP), nas entradasdas portas PORT1 de cada Placa de Proteção Externa (EPB). A EPB pode comutar cada umdesses oito sinais para um percurso adicional reserva, se o percurso associado dentro dos sub-bastidores não estiver disponível, p.ex, devido a uma falha ou desconexão da placa I/O STM-1E. O comando de comutação está submetido ao sistema de Controle via barramento-S e pelaInterface do Sistema de Controle ASIC (CSIFA), imediatamente após a falha de percurso tersido detectada.

Além da função de comutação, a EPB apresenta os sinais STM-1, de forma transparente, paraas conexões de interface INTFI ou, se necessário, para a conexão da interface reserva(proteção) PROIFI. Ali, os sinais são distribuídos para o STM-1E via painel traseiro. O sinal daentrada de dados DIEP é igual aos sinais das interfaces INTFI e PROIFI, respectivamente. A EPrepresenta a fonte de dados da EPB. A Placa “Baby” Elétrica (EBB) termina a linha e amplifica osinal de entrada STM-1 para o nível requerido. O relógio de recepção é derivado e uma possívelfalha de sinal é detectada. Junto com o relógio de Recepção RC, o sinal STM-1 é transferidopara o PETRA ASIC como um sinal paralelo de quatro “bits-nibble”.

1641 SX 19/06/00 6-19

4.1.2 ENTRADA DO SINAL ÓTICO

Até oito linhas óticas são conectadas, diretamente, à Placa “Baby” Ótica (OBB) através deconectores óticos na parte frontal das placas STM-1L ou STM-1S. Até quatro dessas linhaspodem ser conexões ativas, até quatro podem ser providas para proteção. A Placa de ProteçãoInterna B (IPBB) é capaz de conectar diretamente cada saída STM-1L/S, a cada uma dasquatro saídas GTI para o sistema Matriz. Esse princípio é uma combinação de proteção de linhae de equipamento.

A OBB converte o sinal ótico em um sinal elétrico STM-1 e o amplifica para o nível requerido. Orelógio de recepção é derivado e uma possível falha de sinal é detectada. Junto com o relógiode Recepção RC, o sinal STM-1 é transferido para o ASIC PETRA como um sinal paralelo dequatro “bits-nibble”.

4.1.3 PROCESSAMENTO DO SINAL DE RECEPÇÃO

O PETRA ASIC fornece sincronização de quadro, desembaralhamento e distribuição dentro dos“bytes”. Os “bytes” são separados de acordo com o seu conteúdo e submetidos junto com orespectivo endereço. “Bytes” de preenchimento e “bytes” de ponteiro são finalizados.

O relógio de Recepção RC é comparado com o relógio de Sistema SC, adicionando-se asinformações de preenchimento necessárias. Isto é verdade somente para a parte de “payload enão para a parte de “overhead”; logo, enganos são possíveis quando se insere “bytes” de“overhead” dentro do sinal GTI. Os valores do ponteiro são modificados para ajustar diferençasde fase entre RC e SC. Os últimos N-bits são usados para a avaliação, no lado da transmissão,de acordo com as informações de verificação.

O sinal GTI de quadro “bits-nibble” é convertido, no Circuito Serial/Paralelo SPC, aos fluxos dedados seriais idênticos DOxIPA e DOxIPB, onde x está de 1 a 8 ou P (Proteção) e IP está paraa IPBB de destino. O Fluxo A é transmitido para a IPBB do mesmo sub-bastidor; o fluxo B, viaConector de Extensão IEC IPBB, é transmitido para a IPBB do sub-bastidor associado. Cadauma das duas IPBBs possuem uma capacidade total de comutação para os dois sub-bastidores, fornecendo, assim, uma redundância de comutação 1+1, juntamente com as duasmatrizes iguais A e B.

No I/O155-E, a IPBB fornece para a EPB a função de comutação inversa. Um sinal desviadoDOPIP é re-inserido na posição inicial do fluxo de dados de oito sinais GTI DMO por cada sub-bastidor para o sistema Matriz. O comando de controle é submetido via barramento-S e CSIFA,como na EPB.

No I/O155-O, a IPBB comuta para o sistema Matriz quaisquer quatro sinais dos oito sinais GTIDOxIP como um fluxo de dados DMO. O controle de comando é submetido via barramento-S eCSIFA.

6-20 3AL 68848 ACAA

4.2 TRANSMISSÃO

4.2.1 PROCESSAMENTO DO SINAL DE TRANSMISSÃO NO IOS155-E

Na direção da transmissão, um fluxo de dados de 16 sinais seriais GTI chega de cada uma dasduas matrizes redundantes. Na IPBB ele é dividido em dois fluxos de dados, um para o mesmosub-bastidor e o outro para o sub-bastidor associado trocado via Conector de Extensão (IEC) daIPBB. Com uma comutação de proteção existente, a IPBB e a EPB atuam reversamente para adireção da recepção. Os sinais seriais GTI DIxIP, comutados até o fim de forma transparentepara o SPC, são submetidos ao Conversor Duplex para Simplex ASIC (DTSCA) como fluxos dequatro “bits-nibble”. O DTSCA restaura o formato “nibble” correto antes da avaliação dos N-bitsinseridos no lado da recepção. Baseado nessa avaliação, o DTSCA seleciona um dos doissinais GTI para submissão ao PETRA ASIC.

O PETRA ASIC adiciona as informações de “overhead”, compondo, assim, o sinal detransmissão STM-1.

Esse sinal é embaralhado e submetido à EBB como um sinal de quatro “bits-nibble”. O relógiode Transmissão TC é derivado do relógio de Sistema SC.

A EBB gera um fluxo de dados seriais codificados CMI a partir do sinal “nibble” e o amplifica aonível de saída requerido. Uma perda de sinal é detecttada. Os sinais de saída 8 + 1 DOEP detodos os STM-1E são submetidos, via painel traseiro, às entradas INTFO ou PROIFO, onde umpossível sinal de proteção é atribuído para a saída correta PORTO.

4.2.2 PROCESSAMENTO DO SINAL DE TRANSMISSÃO NO IOS155-O

Na direção da transmissão, um fluxo de dados de oito sinais seriais GTI chega de cada umadas duas matrizes redundantes. Na IPBB o fluxo de dados é dividido em dois fluxos de dadosde quatro sinais, comutando cada sinal para qualquer uma das oito saídas por sub-sub-bastidor.Um dos fluxos de dados é destinado para seu próprio sub-bastidor e o outro é trocado, via IEC,com o sub-bastidor associado. O processamento nos ASICs DTSCA e PETRA é o mesmodescrito na Seção 4.2.1. Depois, o sinal e o relógio de Transmissão TC são submetidos à OBB.A OBB gera o sinal ótico transmitido pelo conector ótico, na parte da frente do STM-1L/S.

4.3 CONTROLE DE SUB-BASTIDOR

O controle de sub-bastidor faz parte do sistema de Controle, tratado em uma descriçãofuncional separada. Apenas as informações necessárias para conexão com o sistema I/O155estão incluídas aqui.

O sub-bastidor é controlado pela Placa de Processador de Satélite (SPB), que recebe oscomandos de controle da Unidade Administrativa AU. As SPBs são encadeadas à AU via

1641 SX 19/06/00 6-21

barramento-AU e são acessadas pela AU com seus respectivos endereços, configurados pelocomutador DIP no módulo RIM da ligação do painel traseiro. As duas SPBs de um sub-bastidorgeminado operam redundantemente, isto é, cada SPB pode assumir o controle dos dois sub-bastidores, de forma independente.

A SPB acessa o nível de controle mais baixo dos sub-bastidores, que é - dependendo daamplitude da tarefa de controle - ou

− um Elemento de Processamento da Placa de Usuário (UBPE) nas placas STM-1, viabarramento-P (quatro-fios, HDLC), ou

− um ASIC da Interface do Sistema de Controle CSIFA na EPB e IPBB, via barramento-S(três-fios, I2C), ou

− um Inventário Remoto RK na CDB, CONV3 e nas ligações do painel traseiro, viabarramento-R (três-fios, I2C).

O barramento-P e o barramento-S estão disponíveis duas vezes em cada sub-bastidor, onde obarramento A é disparado pela SPB no mesmo sub-bastidor e o barramento B pela SPB nosub-bastidor associado. Ambos os sistemas de barramento são separados, isto é, UBPE eCSIFA são fornecidos com duas conexões de barramento. Um par de barramento-S C e D nãosão usados no sistema I/O155. O barramento-R está disponível somente uma vez por sub-bastidor, mas além disso, pode ser operado pela SPB do sub-bastidor associado.

Figura 10 Redundância de Controle no Sub-Bastidor Geminado

6-22 3AL 68848 ACAA

4.4 DISTRIBUIÇÃO DE RELÓGIO

A distribuição de relógio faz parte do sistema de Geração e Distribuição de Relógio, tratada emuma descrição à parte. Somente as informações necessárias para a conexão com o sistemaI/O155 estão incluídas aqui.

A Placa de Distribuição de Relógio (CDB) recebe a CI do relógio de sistema de 155.52 MHz,modulado com o relógio multiquadro de 166.67 Hz da Placa de Relógio Mestre (MCB) atravésde um cabo blindado de dois fios. As duas CDBs de um sub-bastidor geminado operam comredundância, isto é, cada CDB executa a distribuição de relógio para os dois sub-bastidores.

O Circuito de Distribuição de Relógio IC (CDC) fornece um total de 24 sinais de relógio nosistema I/O155.

Os sinais CO1 ... CO12 são distribuídos no mesmo sub-bastidor; os sinais CO13 ... CO24 sãopermutados com o sub-bastidor associado através de cabos blindados de dois fios.

O Circuito de recepção de relógio e Quadro IC (CFC) nas placas STM-1 e na IPBB recebe osinal de relógio CO das duas CDBs e demodula o relógio multiquadro de 166.67 Hz.Adicionalmente, são gerados o relógio de meio-“byte” (“nibble clock”) de 38.88 MHz e o relógiode quadro de 8 kHz.


Cada IOS155 contém dois Conversores CONV, que alimentam as outras placas do sub-bastidorcom duas tensões de operação U1A,B e U2A,B. Por questões de redundância, existe umconjunto dual de saídas U1 e U2. Os Conversores são conectados, via fusíveis no painel defusível, às tensões de alimentação -UBA, -UBB (-48 V ou -60 V) e +UB (Retorno de Bateria).

As tensões de saída são U1A,B = +5,6 V e U2A,B = -5.1 V.

A Figura 11 ilustra as áreas de alimentação dos diferentes conversores. CONV#1 e CONV#3alimentam as placas do lado direito dos seus próprios sub-bastidores; CONV#2 alimenta asplacas à esquerda, ambas do seu próprio bastidor e do bastidor associado. CONV#4 éconectado a todas as placas e - se algum conversor apresentar falha - assume a alimentaçãodessa área sem interrupção.

Em ambos os casos, a ligação do conversor à esquerda, ilustrada nas Figuras 12 e 13 nafrente, é igual: as tensões de operação U1A e U2A são diretamente conectadas às ligações dopainel traseiro. A conexão dos conversores à direita, ilustrado nas Figuras 12 e 13 atrás, édiferente, dependendo de onde eles serão comutados como CONV#2 ou CONV#4. Suas saídasde tensão de operação U1AB e U2AB são conectadas ao painel traseiro. Quando comutadascomo CONV#2, essas saídas são conectadas, via cabos, às conexões U1AA e U2AA e quandocomutadas como CONV#4, às conexões U1B e U2B (nos dois sub-bastidores).

As tensões normais de operação U1A ou U1AA e U2A ou U2AA nas placas são separadas dastensões de operação U1A e U2B com redundância por diodos “Schottky”.

1641 SX 19/06/00 6-23

Figura 11 Áreas de Fonte de Alimentação no Sub-Bastidor Geminado, ilustrado para IOS155-E

A tabela a seguir estabelece os símbolos para as conexões de operação e de alimentação nopainel traseiro.



dos disjuntores


6-24 3AL 68848 ACAA

3AL 68848 ACAA - Edição 01 / 07.1999



Sistema deEntrada/Saída de 140 Mbits

1641 SX 19/06/00 7-I

Índice

1. Aplicação........................................................................................................................................... 1


2.1 Sub-Bastidor IOS140................................................................................................................. 4

2.2 Sub-Bastidor Duplo.................................................................................................................... 5

3. Dados Técnicos ................................................................................................................................ 5

3.1 Interface de Linha ...................................................................................................................... 5

3.2 Interface Matriz .......................................................................................................................... 6

3.3 Interfaces de Controle ............................................................................................................... 6

3.4 Interface de Relógio CDB - CFC ............................................................................................... 6

3.5 Consumo de Potência ............................................................................................................... 7

3.6 Formato da Transmisão - Interfaces Internas ........................................................................... 7

3.7 Condições Ambientais ............................................................................................................... 7

4. Princípios de Operação..................................................................................................................... 8

4.1 Função de Transmissão ............................................................................................................ 8

4.1.1 Placa de Proteção Externa EPB......................................................................................... 8

4.1.2 Placa I/O IOB140................................................................................................................ 9

4.1.3 Placa de Extensão ETB.................................................................................................... 10

4.1.4 Placa de Proteção Interna ................................................................................................ 10

4.2 Sincronização .......................................................................................................................... 11


4.4 Interfaces de Teste .................................................................................................................. 13

4.5 Supervisão ............................................................................................................................... 13

4.5.1 Sinais Plesiócronos .......................................................................................................... 13

4.5.2 Sinais Síncronos............................................................................................................... 14


7-II 3AL 68848 ACAA

1641 SX 19/06/00 7-III

1641 SX 19/06/00 7-1

1. APLICAÇÃOO sistema de Entrada/Saída de 140 Mbit/s (I/O140) faz parte do sistema síncrono “Cross-Connect” Digital (DXC) Alcatel 1641 SX e representa a interface entre os sinais digitaisplesiócronos de 140 Mbit/s e o sistema Matriz. A Figura 1 representa a posição do sistemaI/O140 dentro do DXC.


7-2 3AL 68848 ACAA

Na direção de recepção, o sistema I/O140 termina os sinais plesiócronos recebidos enviadospara as portas de 140 Mbit/s (a interface bidirecional no lado da linha) e os converte em sinaissíncronos que possuem o formato do quadro GTI. Esses sinais são, então, transmitidos para osistema Matriz, onde os diversos sinais contidos no sinal GTI são conectados em cruzamento.Na direção da transmissão, o I/O140 converte os sinais síncronos em sinas plesiócronos de 140Mbit/s.

Por questões de segurança da transmissão, o I/O140 consiste de um sub-bastidor duplo, ondecada sub-bastidor pode processar até quatro sinais de 140 Mbit/s. Com relação à transmissão,estão disponíveis por sub-bastidor 4+1 percursos de transmissão. Se ocorrer uma interferência,toda conexão pode ser re-roteada. Uma redundância 1+1 está disponível para a conexão com aMatriz; cada sinal GTI é transmitido para Matriz A e B.

Figura 2 Diagrama de Bloco do IOS140

1641 SX 19/06/00 7-3

A Figura 2 ilustra o sistema I/O140, que consiste da Placa de Proteção Externa (EPB), da Placade Entrada/Saída de 140 Mbit/s (IOB140), da Placa de Extensão (ETB), da Placa de ProteçãoInterna (IPB) e do Conversor (CONV).

Todas as placas são controladas e supervisionadas pela Placa de Processador de Satélite(SPB). Adicionalmente, a SPB fornece a interface para a Unidade Administrativa (AU), quecontrola e supervisiona os sub-bastidores.

As placas SPB e CDB não pertencem ao sistema I/O140, embora elas estejam dentro do sub-bastidor de Entrada/Saída de 140 Mbit/s (IOS140). A SPB pertence ao sistema de Controle e aCDB pertence ao sistema de Geração e Distribuição de Relógio.

Para o entendimento dessa descrição funcional é necessário fazer adiferenciação das seguintes expressões:

O termo sistema I/O140 representa uma definição lógica dafuncionalidade; ele não pode estar diretamente relacionado àconfiguração de “hardware”. Este sistema é descrito.

O termo Sub-bastidor de Entrada/Saída de 140 Mbit/s, abreviadoIOS140, representa uma definição mecânica, compreendendo amontagem da metade do sub-bastidor duplo com suas placas. Emadição às placas específicas necessárias à função de transmissão, oIOS140 contém placas que são atribuídas ao sistema de controle e dedistribuição de relógio. Esse sub-bastidor é descrito nas respectivasInstruções Operacionais.

O termo Sub-bastidor Duplo I/O140 também representa uma definiçãomecânica. Um sub-bastidor duplo I/O140 consiste de dois sub-bastidores associados IOS140, que são acoplados e comutados pararedundância.

7-4 3AL 68848 ACAA

2. PROJETO MECÂNICOCom relação às informações relativas ao projeto mecânico de todo o DXC, veja Registro 1,Visão do Sistema.


A Figura 3 ilustra o sub-bastidor IOS140 totalmente equipado. As placas CDB e SPB estãosombreadas de cinza porque elas não pertencem ao sistema I/O140.

Figura 3 Sub-Bastidor IOS140 equipado


Sub-bastidor I/O de 140 Mbit/s IOS140

101 Vazio

102, 104, 113, 115 Placa I/O de 140 Mbit/s ou vazio IOB140

103, 105, 114, 116 Placa de Extensão ou vazio ETB

106 Placa I/O de 140 Mbit/s (redundante) ou vazio 1) IOB140

107 Placa de Extensão (redundante) ou vazio 2) ETB

108, 109 Vazio

110 Placa de Proteção Externa ou vazio 2) EPB


1641 SX 19/06/00 7-5

112 Placa de Proteção Interna IPB


118, 119 Conversor CONV3

1)Dependendo do número de portas requeridas

2)Somente disponível se, pelo menos, uma IOB140 ativa foi equipada

2.2 SUB-BASTIDOR DUPLO

Devido às questões de redundância, os sub-bastidores IOS140 sempre devem ser combinadosdentro de sub-bastidores duplos. Isto também é verdadeiro, se forem requeridas somentequatro portas (ou menos) de 140 Mbit/s. É possível que um dos dois sub-bastidores associadosnão contenha uma EPB, uma ETB ou uma IOB140, mas apenas as placas redundantes IPB,CDB, SPB e CONV.

Figura 4 Cabeamento de um Sub-Bastidor Duplo I/O140, Conexões Internas

As Figuras 4 e 5 ilustram o cabeamento, no lado de trás, de um sub-bastidor duplo. A Figura 4apresenta o cabeamento necessário entre os dois sub-bastidores associados, enquanto que aFigura 5 mostra as conexões de cabos que conduzem para a parte externa.

Figura 5 Cabeamento de um Sub-Bastidor Duplo I/O140, Conexões Externas

3. DADOS TÉCNICOS

3.1 INTERFACE DE LINHATaxa de Transmissão 139.264 Mbit/s (plesiócronos)

Características elétricas Em conformidade com Recomendação ITU-T G.703

Características de sinal Transparente (sinal fonte) ouem conformidade com a Recomendação ITU-

T G.751

7-6 3AL 68848 ACAA

Código de transmissão Inversão de Marca Codificada, CMI

Portas por IOB 140 1

Portas por sub-bastidor duplo ≤ 18

Redundância 1 : N com N = 1 ... 4

3.2 INTERFACE MATRIZTaxa de Transmissão 155.520 Mbit/s (síncronos)

Tipo de Conexão 75 Ω , coaxial

Sinal de Saída Unipolar, 4.75 ... 5.25 V, onda quadrada

Comprimento de linha permissível≤ 15 m

Características de sinal Sinal de sistema interno STM-1, máx. de 64 VC-12

Código de transmissão Binário

Portas por sub-bastidor duplo 16

Redundância 1 + 1

3.3 INTERFACES DE CONTROLESistema de controle - SPB

Tipo de cabo Par torcido, balanceado, blindadoTipo de transmissão SerialVelocidade de transmissão 500 kbit/sProtocolo de transmissão HDLC, sondagem (AU), Solicitação de Interrupção

SPB - Sistema I/O140SPB - ETB Barramento-P, HDLCSPB - EPB, IPB Barramento-S, I2CSPB - CONV, RIM Barramento-R, I2C

ETB - IOB140 Barramento-I2C (interno)

3.4 INTERFACE DE RELÓGIO CDB - CFCRelógio de Bit 155.520 MHz

Relógio multi-quadro 166.67 Hz

1641 SX 19/06/00 7-7


Valor nominal 48 ... 60 V DCVariação admitida 38.4 ... 75 V DC

Tensão de Operação U1Valor nominal + 5.6 VVariação + 5.43 ... + 5.77 VConsumo de potência 910 mA

Tensão de Operação U2Valor nominal - 5.1 VVariação - 5.25 ... - 4.95 VConsumo de potência 650 mA

3.6 FORMATO DA TRANSMISÃO - INTERFACES INTERNASEPB 139.164 Mbit/s (plesiócronos)

IOB140 - ETB Sinais GTI 4 x 39 Mbit/s (síncronos) ouSinais 16 x 8 Mbit/s (plesiócronos)

ETB - IPB Sinal GTI de 155.520 Mbit/s (síncrono)


Condições ambientais Em conformidade com ETS 300 019-1

Operação 300 019-1-3, Classe 3.1Transporte 300 019-1-2, Classe 2.3Armazenagem 300 019-1-1, Classe 1.1

7-8 3AL 68848 ACAA

4. PRINCÍPIOS DE OPERAÇÃOEste capítulo descreve em detalhe, as diferentes partes e funções do sistema I/O140.

As descrições a seguir são baseadas na Figura 9, que ilustra os blocos e as partes funcionaisde um sub-bastidor I/O IOS140.

A cor de fundo das partes que não pertencem ao sistema I/O140 é cinza.

4.1 FUNÇÃO DE TRANSMISSÃO

4.1.1 PLACA DE PROTEÇÃO EXTERNA EPB

A Placa de Proteção Externa (EPB) contém oito portas, quatro das quais alocadas no sistemaI/O140, no máximo. Cada um dos sinais digitais aplicados às portas 1 ... 4 é atenuado, nadireção da recepção, na EPB em aprox. 6 dB e submetido via INTFI 1 ... 4 às Placas I/O de 140Mbit/s (IOB140).

Uma falha de linha ou uma interferência ocorrendo no percurso de transmissão do IOS140, re-rotea o sinal sobre o percurso de transmissão redundante PROIFI. Devido à redundância 1:4,um, no máximo, dos quatro sinais que chegam, pode ser re-roteado para a linha deredundância. O comando de comutação é dado via barramento-S e ASIC da Interface doSistema de Controle (CSIFA) do sistema de Controle, logo que tenha sido detectada a falha deum percurso de transmissão. Além da função de comutação, a EPB transmite, de formatransparente sobre o IOB140, os sinais digitais recebidos nas portas.

Na direção da transmissão, cada um dos sinais digitais transferidos da IOB140 via INTFO 1 ... 4ou PROIFO, é atenuado em aprox. 3 dB. Essa atenuação melhora as características de reflexãodo sinal de saída.

Um sinal re-roteado na direção da transmissão é re-inserido pela EPB no fluxo de dados, naposição correta, e transmitido para a linha via porta.

Os sinais elétricos transmitidos e recebidos correspondem à Recomendação ITU-T G.703.Entretanto, a blindagem de linha na entrada/saída das interfaces foi conectada à terra.

O "jitter" admissível, segundo as Recomendações ITU-T G.783 e G.823, é encontrada.

Em conformidade com a Recomendação ITU-T G.751, os sinais plesiócronos de 139.264 Mbit/spodem ser estruturados ou transparentes.

1641 SX 19/06/00 7-9

4.1.2 PLACA I/O IOB140

O IOS140 contém até cinco IOB140, onde uma placa redundante assegura a transmissão comoredundância, no caso de uma falha do percurso de transmissão. Como afirmado no Capítulo4.1.1, cada uma das IOB140 ativas recebe da EPB um sinal digital plesiócrono na taxa de “bit”de 139.264 Mbit/s. O multiplexador/demultiplexador de 140-Mbit/s (MDX140) transfere o sinalque entra de código CMI em um sinal binário. Através da conversão de serial para paralelo, écriado um sinal 4 x 34 Mbit/s.

A conversão do sinal que entra para o formato 4 x 34 Mbit/s requer um relógio de 34 MHz, que égerado pela divisão do relógio receptor derivado do sinal de entrada.

Se o sinal de entrada consistir de um bloco monolítico de 140 Mbit/s ou de um sinal multiplex de140 Mbit/s a ser comutado de ponta a ponta como bloco, o sistema de Controle ativa o modoSDH.

O sinal de entrada 4 x 34 Mbit/s do MDX140 é convertido de paralelo para serial no EXT-MP-ASIC (Extração-Mapeamento-ASIC) e mapeado em um “container” síncrono C-4. Esse“container” mantém o sinal de entrada plesiócrono e os “bits” de justificação, ajustando o sinalútil para a velocidade do “container”. O “container” C-4 é transferido dentro do “Container”Virtual VC-4 pela geração do VC-4-POH e dentro de uma Unidade Doméstica DU-4 pela adiçãodo ponteiro. A geração do SOH, contendo apenas a Palavra de Alinhamento de Quadro (FAW)e dois “bits” de justificação, apresenta um sinal GTI. Uma outra conversão de serial paraparalela gera o sinal “nibble” 4x39 Mbit/s RXUSTM1, que é transmitido para a Placa deExtensão (ETB).

A geração do sinal “nibble” 4x39 Mbit/s requer um relógio de 39 MHz, que vem da ETB (videCapítulo 4.2).

Se os sinais de 2 Mbit/s contidos no sinal multiplex de 140 Mbit/s forem comutados totalmenteem separado, o sistema de Controle desativa o modo PDH.

Nesse modo, o sinal 4x34 Mbit/s do MDX140 é convertido de paralelo para serial no EXT-MP,convertido no demultiplexador 140/34 e 34/8 para os 16 sinais de 8 Mbit/s RX8D 1 ... 16 etransferidos para a ETB.

Os “clocks” de 8 MHz necessários para a conversão dos dezesseis sinais de 8 Mbit/s, derivamdo relógio de 34 MHz do MDX140 e são transferidos para a ETB como RX8CL 1 ... 16.

Na direção da transmissão, a IOB140 recebe tanto os 16 sinais plesiócronos de 8 Mbit/s TX8D1... 16 da ETB, como os sinais “nibble” 4x16 Mbit/s TXUSTM-1. A multiplexação do sinaisplesiócronos de 8 Mbit/s em um sinal 4 x 34 Mbit/s (modo PDH) é executada no EXT-DM-ASIC(Extração-Desmapeamento-ASIC). Através do desmapeamento, o sinal “nibble” síncrono éconvertido em um sinal plesiócrono 3x34 Mbit/s (modo SDH) no EXT-DM.

O sinal recebido do EXT-DM é convertido no MDX140 para um sinal serial de 140 Mbit/s atravésda multiplexação e transmitido para a EPB depois de sua conversão para o código CMI.

O relógio de 39 MHz requerido para o mapeamento e desmapeamento do sinal síncrono, oquadro de 8 kHz e o relógio multiquadro de 166.67 Hz são fornecidos pela ETB. Com relação àgeração do sinal de saída de 140 Mbit/s, um relógio de 140 MHz é criado no PLL140 etransmitido para o MDX140. O MDX140 deriva desse relógio, o relógio de transmissão de 34MHz, requerido para o desmapeamento. O PLL140 é controlado pela diferença entre o relógiode transmissão no EXT-DM e o relógio receptor no EXT-MP.

7-10 3AL 68848 ACAA

4.1.3 PLACA DE EXTENSÃO ETB

O IOS140 contém tantas ETBs quanto IOB140s, onde uma placa redundante assegura atransmissão.

Cada uma das ETBs ativas recebe da IOB140 indicada para isso, o sinal síncrono RXUSTM1(modo SDH) ou os sinais plesiócronos de 8 Mbit/s RX8D1 ... 6 (modo PDH).

No modo SDH, a ETB converte o sinal de dados síncronos do formato “nibble” para dois sinaisseriais GTI iguais na taxa de “bit” de 155.520 Mbit/s. Para alcançar uma redundância 1+1, aETB transmite um dos dois sinais iguais para a Placa de Proteção Interna (IPB) do mesmo sub-bastidor. O outro sinal é transmitido para aquela IPB via painel traseiro e via feixes deconectores da ETB do sub-bastidor associado.

No modo PDH, os 16 sinais plesiócronos de 8 Mit/s são convertidos em 64 sinais de 2 Mbit/s,através da demultiplexação nos oito circuitos de Mapeamento/Desmapeamento S2231 TUG-22**. O mapeamento dos sinais de 2 Mbit/s nas Unidades Domésticas DU-12 também aconteceali. Quatro DU-12 ao mesmo tempo são convertidas para um TUG-22** (Grupo de UnidadeTributária TUG-22**).

O Mixer (Multiplexador Síncrono) insere o TUG-22** no quadro GTI. O sinal 4x34 Mbit/s geradono Mixer corresponde ao formato do sinal RXUSTM1. Ele é convertido no Conversor Serial-para-Paralelo (SPC) em dois sinais seriais iguais do formato GTI e transmitidos - como no modoSDH - para a IPB do mesmo sub-bastidor e para aquela do sub-bastidor associado.

Na direção da recepção, a ETB recebe das duas IPBs do sub-bastidor duplo dois sinais seriaisGTI iguais, que são convertidos no SPC em um sinal 4x39 Mbit/s cada. O ASIC do ConversorDuplex para Simplex (DTSCA) seleciona um dos dois sinais, conectando-o diretamente aoMixer. Com relação à seleção do sinal ativo, a FAW contida nos SOHs dos sinais síncronos e oponteiro da DU-12 ou da DU-4 são avaliados (veja os detalhes no Capítulo 4.5.2). A comutaçãopode ser forçada por um comando de comutação do sistema de Controle.

Se o sinal GTI selecionado consistir de sinais que tenham de ser comutados de ponta a ponta,de forma separada, o Mixer converte o sinal em 16 TUG-22**, através da demultiplexação, etransmite os 16 sinais para os 8 S2231 (modo PDH). Os sinais que têm de ser comutados deponta a ponta de forma fechada, são transmitidos para a IOB140 (modo SDH) como sinal GTI4x39 Mbit/s.

O desmapeamento do TUG-22** em sinais plesiócronos de 2 Mbit/s acontece no S2231. Após amultiplexação em sinais plesiócronos de 8Mbit/s, eles são transmitidos para a IOB140.

Os oito S2231 recebem os “clocks” de 8 MHz RX8CL1 ... 16 como “clocks” receptores daIOB140. Na direção da transmissão, os sinais são sincronizados ao relógio TX8CL140, geradono EXT-DM. O Mixer fornece os “clocks” que são necessários para a conversão dos sinaisplesiócronos em sinais síncronos com destino ao S2231.

Os “clocks” para o Mixer e para os módulos SPC e DTSCA são fornecidos pelo Circuito derecepção de relógio e Quadro (CFC). Com exceção do relógio do sistema de 155 MHz, o Mixertransfere os “clocks” - levemente modificados - para a IOB140.

4.1.4 PLACA DE PROTEÇÃO INTERNA

A Placa de Proteção Interna (IPB) representa a parte de contador para a EPB no lado interno dosistema, em direção ao sistema Matriz. Se ocorrer uma interferência em um percurso de

1641 SX 19/06/00 7-11

transmissão do IOS140, o sinal de saída e entrada da EPB e da IPB é re-roteado para opercurso reserva redundante e inserido no fluxo de dados na posição correta no outro lado doIOS140. Ambas as operações de comutação são ativadas através do comando de comutaçãodo sistema de Controle.

Durante a operação tranquila, cada uma das IPBs transfere os oito sinais das ETBs ativas paraa Cópia Matriz indicada.

4.2 SINCRONIZAÇÃO

A conversão dos sinais de dados plesiócronos em sinais de dados síncronos dos vários níveishierárquicos requer diferentes “clocks” síncronos. Esses “clocks” são fornecidos pelos Circuitosde recepção de relógio e Quadro (CFC), integrados nas ETBs e IPBs. Embora os CFCs e asPlacas de Distribuição de relógio (CDB) pertençam ao sistema de Geração e Distribuição derelógio, elas são explicadas, por razões compreensíveis, nesta descrição.

Os CFCs recebem de cada uma das CDBs um Relógio de Bit do sistema de 155.520 MHzbalanceado, modulado com um relógio multiquadro de 166.67 Hz. Um dos dois “clocks” éselecionado pelo CFC. Se esse relógio estiver com defeito, o CFC automaticamente comutapara outro relógio, p.ex., quando da troca de uma CDB.

O CFC deriva do relógio modulado selecionado, o Relógio de Bit do sistema de 155.520 MHzdesmodulado, o “clock nibble” de 38.88 MHz e os “clocks” de quadro de 2 kHz, 8 kHz e 166.67Hz. O CFC na ETB não supre apenas seu próprio módulo com os “clocks” requeridos parasincronização, mas também os módulos da IOB140.


O sistema I/O140 é controlado pelo sistema de Controle, parcialmente alojado no mesmo sub-bastidor, mas com uma descrição funcional separada. Este capítulo descreve somente aquelasfunções necessárias ao entendimento da operação do I/O140.

7-12 3AL 68848 ACAA

Figura 6 Redundância do Controle

A Figura 6 ilustra a estrutura redundante das unidades de controle.

Os dois sub-bastidores do IOS140 são controlados pelas Placas de Processador de Satélite(SPB), que recebem os comandos de controle do Sub-Bastidor da Unidade Administrativa(AUS-S).

As SPBs de um sub-bastidor duplo operam de forma redundante, isto é, a falha de uma SPBativa faz com que a SPB redundante assuma o controle do sub-bastidor duplo.

Interface de Controle entre AU e SPB

A conexão entre a AU e as SPBBs é realizada por um barramento-AU duplo (HDLC, Controlede Enlace de Dados de nível Mais Alto). As SPBBs dos diferentes sub-bastidores sãointegradas ao barramento em uma cadeia de margarida e são sondadas pelos seus endereçosa partir da AU. Esse endereço é pré-definido pelos comutadores DIP, localizados no MóduloInventário Remoto (RIM) do painel traseiro.

Interface de Controle entre SPB e ETB / IOB140

As SPBs do sub-bastidor duplo são conectadas ao Elemento Processamento da Placa deUsuário (UBPE) na ETB, através de um barramento-P (HDLC) cada uma. Como a IOB140 nãopode acessar as SPBs diretamente, os UBPEs das ETBs controlam suas próprias placas e aIOB conectada a eles. A conexão é feita via dois barramentos-I2C redundantes. O CSIFA naIOB140 converte os dados seriais do UBPE para dados paralelos, transferindo-os para módulosindividuais.

As linhas do barramento-I2C são conexões de ponta a ponta e não são iguais ao barramento-S.

Interface de Controle entre SPB e EPB / IPB

São fornecidos dois barramentos-S (I2C) por sub-bastidor, conectando o CSIFA da EPB e aInterface-I2C da IPB às duas SPBs do sub-bastidor duplo. Um barramento realiza a conexão

1641 SX 19/06/00 7-13

para a SPB do mesmo sub-bastidor, enquanto que o outro realiza a conexão à SPB do sub-bastidor duplo. O CSIFA ou a Interface-I2C seleciona o barramento ativo e transfere para osmódulos, em paralelo, as informações seriais de controle.

Interface de Controle entre SPB e RI, CONV, CDB

Os Módulos Inventário Remoto (RIM) na CDB, o CONV e o painel traseiro são controlados viabarramento-R. Existe somente um barramento-R por sub-bastidor; ele pode, entretanto, serservido por uma SPB do sub-bastidor vizinho.

4.4 INTERFACES DE TESTE

Para fins de teste, dois soquetes de teste (coax) são fornecidos na frente da IOB140, onde osinal plesiócrono de entrada ou saída IOB140 pode ser interceptado e verificado, com relação aerros.

A tensão de saída nos soquetes de teste mede:

± 150 mVop ± 20%; coaxial

Esse nível é válido para o sinal de entrada na atenuação de linha máx. admissível.

Um curto-circuito nos soquetes de teste não causa falha no sinal de transmissão.

4.5 SUPERVISÃO

Com a finalidade de assegurar um padrão alto de transmissão dentro do I/O140, os sinaissíncronos e plesiócronos são verificados nos diferentes níveis. O sistema de Controle éinformado assim que uma falha de transmissão é detectada pelo sistema e toma asprovidências adequadas para assegurar a transmissão livre de erros.

Se o sistema detectar uma Perda de Sinal (LOS), ele insere o Sinal de Indicação de Alarme(AIS) no sinal, ao invés dos dados do usuário.

4.5.1 SINAIS PLESIÓCRONOS

O sistema fornece os sinais digitais plesiócronos na direção da recepção em cada nívelhierárquico (PCS - Supervisão Plesiócrona do sinal de 140 / 34 / 8 / 2 Mbit/s). Os seguinteserros são supervisionados:

− LOF Perda de Quadro

− AIS Sinal de Indicação de Alarme

− D-Bit / RA Final remoto de alarme urgente / Alarme Remoto

7-14 3AL 68848 ACAA

− N-Bit Final remoto de alarme não-urgente

− LOS Perda de Sinal (somente sinal de 140 Mbit/s)

− BER Taxa de Erro de “Bit”

O sistema detecta LOS quando o relógio de recepção não puder, por muito mais tempo, serderivado do sinal que chega. Ambos sinais, LOF e BER, podem ser determinados pelaavaliação da FAW.

A tabela a seguir estabelece a ações tomadas na direção da recepção e da transmissão, após adetecção de um erro específico.

Erro detectado Ação - direção da recepção Ação - direção da transmissãoLOS (140 Mbit/s) AIS no sinal de 140 Mbit/s transmissão de D-Bit (RA)LOF (140 ou 2 Mbit/s) AIS no sinal de 140 ou 2 Mbit/s transmissão de D-Bit (RA)AIS (todos os níveis) AIS no próximo nível hierárquico mais baixo transmissão de D-Bit (RA)BER de 10-5 ou 10-6 transmissão de N-Bit

Tabela 1 Funções de Supervisão Plesiócrona na Direção da Recepção

Todos os dados de supervisão são transmitidos para o sistema de Controle e mostrados nomonitor do CT local ou são transmitidos para um OS.

4.5.2 SINAIS SÍNCRONOS

Os dois sinais digitais síncronos da Cópia Matriz A e da Cópia Matriz B do sistema Matriz sãoverificados pelo I/O140, com relação aos diferentes critérios. O DTSCA verifica os sinais GTI,com relação à LOF, pela avaliação da FAW. O ponteiro criado no mapeamento da DU-12 e daDU-4 contém o identificador e os “bits” de paridade no lado receptor. No lado da transmissão oidentificador é comparado com aquele recebido do sistema de Controle. A seguir, o DTSCAcomputa os “bits” de paridade do sinal, comparando-os com os “bits” de paridade inseridos peloponteiro no lado da recepção (Figura 7).

Esses critérios e um AIS (todos os “bits” = “1”) contido no sinal e a supervisão do “byte” daSupervisão de Conexão (CS) no SOH, disparam a comutação forçada para o outro sinal daoutra matriz, se apenas o sinal ativo parecer estar com falha.

1641 SX 19/06/00 7-15

Figura 7 Supervisão dos "Bits" de Paridade e do Identificador do Ponteiro

Adicionalmente, o S2231 supervisiona o VC-12 com a ajuda do seu POH. Igual ao ponteiro, oPOH do VC-12 contem “bits” de paridade e um identificador para serem avaliados. Se houveruma falha de paridade na direção da transmissão, o S2231 estabelece o “bit” FEBE (“bit” deErro de Bloco Distante) na direção da recepção. O “bit” FERF (“bit” de Falha de RecepçãoDistante) é estabelecido na direção da recepção por causa de:

− AIS no VC-12 (direção da transmissão)

− LOF ou AIS em ambos os sinais GTI (direção da transmissão)

− Identificador não corresponde (direção da transmissão)

Com o auxílio do POH, o EXT-DM também verifica o VC-4 com respeito à paridade e aoidentificador. Uma falha de paridade aumenta em um o valor dos quatro “bits” FEBE. O “bit”FERF é estabelecido na direção da recepção por causa de:



− Identificador não corresponde (direção da transmissão)

FERF ou FEBE na direção da transmissão dispara uma mensagem para o sistema de Controle.Todas as outras mensagens de alarme também são transferidas.

7-16 3AL 68848 ACAA


Cada IOS140 contém dois conversores (CONV), que suprem as outras placas do sub-bastidorcom duas tensões de operação U1A,B e U2A,B. Por questões de redundância, existe umconjunto dual de saídas U1 e U2. Os conversores são conectados, via fusíveis no painel defusíveis, às tensões de alimentação -UBA, -UBB (-48 V ou -60 V) e +UB (Retorno de Bateria).As tensões de saída são U1A,B = +5,6 V e U2A,B = -5.1 V.

As placas de um sub-bastidor duplo precisam apenas da fonte de alimentação dos trêsconversores, ficando o quarto disponível como redundância reserva ativa. A Figura 8 ilustra asáreas de alimentação dos diferentes conversores. CONV#1 e CONV#3 suprem as placas àesquerda dos seus próprios sub-bastidores; CONV#2 supre as placas à direita, ambas do seupróprio bastidor e do bastidor associado. CONV#4 é conectado a todas as placas e - se algumconversor apresentar falhar - assume a alimentação dessa área sem interrupção.

Em ambos os casos, a ligação do conversor à esquerda, ilustrada na Figura 9 na frente, é igual:as tensões de operação U1A e U2A são diretamente conectadas às ligações do painel traseiro.A conexão dos conversores à direita, ilustrado na Figura 9 atrás, é diferente, dependendo deonde eles serão comutados como CONV#2 ou CONV#4. Suas saídas de tensão de operaçãoU1AB e U2AB são conectadas ao painel traseiro. Quando comutadas como CONV#2, essassaídas são conectadas, via cabos, às conexões U1AA e U2AA e quando comutadas comoCONV#4, às conexões U1B e U2B (cada uma em ambos os sub-bastidores).

1641 SX 19/06/00 7-17

Figura 8 Áreas da Fonte de Alimentação no Sub-Bastidor Duplo

7-18 3AL 68848 ACAA

As tensões normais de operação U1A ou U1AA e U2A ou U2AA nas placas são separadas dastensões de operação redundantes U1A e U2B por diodos “Schottky”.

A tabela a seguir estabelece os símbolos para as conexões de operação e de alimentação nopainel traseiro.



dos disjuntores


Tabela 2 Símbolos para as Conexões das Tensões de Operação e de Alimentação

1641 SX 19/06/00 7-19


7-20 3AL 68848 ACAA

3AL 68848 ACAA - Edição 01 / 07.1999




1641 SX 19/06/00 8-I

Índice

1. Aplicação........................................................................................................................................... 1


2.1 Sub-Bastidor IOS45................................................................................................................... 3

2.2 Sub-Bastidor Geminado ............................................................................................................ 5

3. Dados Técnicos ................................................................................................................................ 6


3.2 Interface de Matriz ..................................................................................................................... 6



3.5 Consumo de Energia ................................................................................................................. 7


4. Princípios de Operação..................................................................................................................... 8

4.1 Função de Transmissão da IOB45............................................................................................ 8

4.1.1 Percurso de Recepção ....................................................................................................... 8

4.1.2 Percurso de Transmissão .................................................................................................. 8

4.1.3 Esquema de Proteção de Próxima placa ........................................................................... 9

4.2 Placa de Proteção Interna IPBB .............................................................................................. 10

4.3 Sincronização .......................................................................................................................... 10

4.4 Controle ................................................................................................................................... 11

4.4.1 Interface de Controle entre AU e SPBB ........................................................................... 11

4.4.2 Interface de Controle entre SPBB e IOB45 ...................................................................... 11


8-II 3AL 68848 ACAA

1641 SX 19/06/00 8-1

1. APLICAÇÃOO sistema de Entrada/Saída de 45 Mbit/s (I/O45) faz parte do sistema síncrono “Cross-Connect”Digital (DXC) Alcatel 1641 SX e representa a interface entre os sinais digitais plesiócronos de45 Mbit/s e o sistema Matriz. A Figura 1 ilustra a posição do sistema I/O45 dentro do DXC.


8-2 3AL 68848 ACAA

Na direção da recepção, o sistema I/O45 termina os sinais plesiócronos recebidos enviadospara as portas de 45 Mbit/s (a interface bidirecional no lado da linha) e os converte em sinaissíncronos que possuem o formato do quadro GTI. Esses sinais são, então, transmitidos para osistema Matriz, onde todos os “containers” individuais no sinal GTI são conectados emcruzamento. Na direção da transmissão, o I/O45 converte os sinais síncronos em sinasplesiócronos de 45 Mbit/s.

Figura 2 Diagrama de Bloco da Metade do Sub-Bastidor duplo IOS45

O sistema I/O45 é concebido como uma configuração de sub-bastidor duplo, que consiste deum grupo superior e um inferior de placas montadas em um chassis simples, com um paineltraseiro comum. O grupo de cima é referido como sub-bastidor superior e o grupo de baixocomo sub-bastidor inferior. Cada sub-bastidor pode processar até dezoito sinais de 45 Mbit/s.Para a transmissão, estão disponíveis 18+3 percursos de transmissão por sub-bastidor. Issopermite uma redundância 1 : 6 a ser realizada em um esquema de proteção de próxima placa.Se ocorrer uma falha, toda a configuração de conexão dos três sinais de 45 Mbit/s pode ser re-roteada.

Com relação à conexão com o sistema Matriz, encontra-se disponível uma redundância 1 + 1:cada sinal GTI é transmitido para ambas as Cópia A e Cópia B da matriz.

A Figura 2 ilustra o sistema I/O45, que consiste das Placas de Entrada/Saída de 45 Mbit/s(IOB45), da Placa de Proteção Interna Tipo B (IPBB) e dos Conversores (CONV3A).

Todas as placas são controladas e supervisionadas pela Placa de Processador de Satélite TipoB (SPBB). Adicionalmente, a SPBB fornece a interface para a Unidade Administrativa (AU), que

1641 SX 19/06/00 8-3

controla e supervisiona os sub-bastidores. A Placa de Distribuição de Relógio tipo D (CDBD)recebe o relógio de sistema da Placa de Relógio Mestre (MCB).

Para o entendimento dessa descrição funcional é necessário fazer adiferenciação entre as seguintes expressões:

O termo sistema I/O45 representa uma definição lógica dafuncionalidade; ele não pode estar diretamente relacionado àconfiguração de “hardware”. Este sistema será descrito aqui.

O termo Sub-bastidor de Entrada/Saída de 45 Mbit/s, abreviado IOS45,representa uma definição mecânica, compreendendo a montagem dosub-bastidor duplo com suas placas. Em adição às placas específicasnecessárias à função de transmissão, o IOS45 contém placas que sãoatribuídas ao sistema de controle e de distribuição de relógio. Esse sub-bastidor é descrito nas respectivas Instruções Operacionais.

A SPBB e a CDBD não pertencem ao sistema I/O, embora estejam contidas no IOS45. A SPBBpertence ao sistema de Controle e a CDBD pertence ao sistema de Geração e Distribuição deRelógio.



A Figura 3 (consulte a página seguinte) ilustra uma linha do sub-bastidor duplo IOS45completamente equipada. As placas CDBD e SPBB estão sombreadas com um fundo cinzaporque não pertencem ao sistema I/O45.

Por questões de redundância, o IOS45 deverá sempre conter as duas placas redundantesIPBB, CDBD, SPBB e os quatro CONVs. O equipamento com IOB45s depende no número deportas requeridas; de qualquer modo, não poderá haver nenhuma IOB45 em uma linha doIOS45.

8-4 3AL 68848 ACAA

Figura 3 Meio Sub-Bastidor Duplo IOS45 equipado


Sub-bastidor I/O de 45 Mbit/s (sub-bastidor duplo) IOS45


102 ... 107 Placa I/O de 45 Mbit/s ou vazio 1) IOB45

108 Placa de Distribuição de Relógio CDBD

109 Placa de Proteção Interna IPBB

110 Placa de Processador de Satélite SPBB

111, 112 Conversor CONV3A

1)Dependendo do número de portas requeridas

2)somente disponível se, pelo menos, uma IOB45 ativa foi equipada

1641 SX 19/06/00 8-5


Como consequência do painel traseiro em comum para as duas linhas de placas, não énecessário nenhum cabeamento entre as placas. A Figura 4 ilustra as conexões de cabos queconduzem para o lado de fora.


8-6 3AL 68848 ACAA

3. DADOS TÉCNICOS


Características elétricas Em conformidade com “Bellcore” Gr-449-CORE

Código de transmissão B3ZS

Portas por IOB34 3


Redundância 3 x (1:n) com n = 1 ... 6

3.2 INTERFACE DE MATRIZTaxa de Transmissão 155.520 Mbit/s (síncronos


Sinal de Saída Onda quadrada, unipolar


Características de sinal Sinal interno de sistema GTI



Redundância 1 + 1

3.3 INTERFACES DE CONTROLESistema de Controle - SPB

Tipo de cabo Par torcido, balanceado, blindadoTipo de transmissão SerialTaxa de transmissão 500 kbit/sProtocolo de transmissão HDLC, sondagem (AU), Solicitação de Interrupção

SPB - Sistema I/O45SPB - ETB Barramento-P, HDLCSPB - EPB, IPB Barramento-S, I2C

1641 SX 19/06/00 8-7

SPB - CONV Barramento-R, I2CSPB - painel traseiro (RIM) Barramento-R, I2CETB - IOB45 Barramento-I2C

3.4 INTERFACE DE RELÓGIO CDB - CFC“Bit clock” 155.520 MHz


3.5 CONSUMO DE ENERGIATensão de alimentação

Valor nominal 48 ... 60 V DCVariação admitida 38.4 ... 75 V DC

Tensão de Operação J1Valor nominal + 5.6 VVariação + 5.43 ... + 5.77 V

Tensão de Operação J2Valor nominal - 5.1 VVariação - 5.25 ... - 4.95 V

Tensão de Operação J3Valor nominal + 3.7 VVariação + 3.59 ... + 3.81 V






8-8 3AL 68848 ACAA


As descrições a seguir são baseadas na Figura 8, que ilustra os blocos e as partes funcionaisde uma metade de sub-bastidor duplo I/O IOS45.


4.1 FUNÇÃO DE TRANSMISSÃO DA IOB45

As principais funções fornecidas na IOB45 incluem percursos de dados para a conversão dedados E32 em dados de Interface Genérica de Transferência (GTI) e vice-versa, recuperação esincronização de relógio, interface do sistema de controle e conjunto de circuitos de proteção depróxima placa.

4.1.1 PERCURSO DE RECEPÇÃO

O percurso de recepção através da IOB45 inclui três receptores de linha bipolar idênticos, asseções de recepção do PETRA e dos Circuitos “Trans-Muldem” (TMC) e a seção paralela paraserial do Circuito Serial Paralelo (SPC).

Cada sinal de entrada é monitorado de forma independente, equalizado, amplificado, fracionadoe reprogramado pela função de receptor de linha, com a finalidade de recuperar os dados quechegam, os quais acionam uma das entradas seriais ao PETRA. A recuperação de relógiorelativa a cada sinal é fornecida por um “loop” bloqueado de fase. O receptor de linha tambémfornece o “loopback” (transmissão para recepção) do seu “driver” de linha bipolar associado.

Nas aplicações E32, três TMCs funcionam em conjunto com o PETRA para fornecermapeamento, desmapeamento, enquadramento e monitoração de desempenho, associadoscom a comutação das E32s dentro da conexão em cruzamento. A versão de “software” inicialsuporta somente o modo Canal “Clear” E32, pelo qual a E32 é mapeada diretamente paradentro de uma TU-3 de uma GTI.

Utilizando os sinais de relógio e de quadro gerados pelo Circuito de recepção de relógio eQuadro (CFC), o SPC converte os dados “nibble” de 38.88 Mbit/s do PETRA em dois fluxos dedados seriais de 155.52 Mbit/s idênticos. Esses fluxos de dados são duplicados e, então,fornecidos para as Placas de Proteção Interna (IPBB), na linha superior e inferior do sub-bastidor.

4.1.2 PERCURSO DE TRANSMISSÃO

Na direção da transmissão, o SPC realiza a conversão de serial para paralela nos dois fluxos dedados seriais GTI de 155.52 Mbit/s das IPBBs, para criar dois fluxos de dados “nibble” de 38.88Mbit/s, que acionam o Asic do Conversor Duplex-Para-Simplex (DTSCA).

1641 SX 19/06/00 8-9

O DTSCA monitora as entidades comutadas nos dois fluxos de dados “nibble” e fornece umconjunto, como uma cópia que está funcionando, ao PETRA. Se a cópia que está funcionandoapresenta erros, ocorre uma comutação forçada automática para a cópia reserva; caso o sinalreserva esteja bom.

Os três TMCs funcionam em conjunto com o PETRA para fornecer as funções requeridas paraconverter os dados GTI (TU-3) em E32s. Cada TMC possui um “loop” bloqueado de faseassociado para realizar o “smoothing” de relógio, minimizando os efeitos de tremulação quandoos E32s são extraídos do VC-3. No modo Canal “Clear” E32, a TU-3 é desmapeada dentro deum E32.

O PETRA fornece três sinais de saída, com seus relógios associados, para os “drivers” de linhaiguais, os quais geram os sinais bipolares para a interface de recursos. Cada “driver” de linhafornece a monitoração de sinal e uma saída bipolar que é inserida no seu receptor de linhaassociado para a transmissão, a fim de receber a função “loopback”.

4.1.3 ESQUEMA DE PROTEÇÃO DE PRÓXIMA PLACA

A Figura 3 ilustra o “layout” da proteção de equipamento para a IOB45 com o esquema deproteção de próxima placa. Os sinais DS3 no lado da recepção são transferidos para as placasadjacentes do lado esquerdo e para a própria placa. Os sinais DS3 para o lado da transmissãopodem ser enviados pela placa original e pela placa adjacente do lado esquerdo, onde um ladodeverá estar desativado. A comutação de proteção dos sinais GTI em direção ao sistema Matrizé realizada pela IPBB.

Figura 5 Esquema de Proteção de Próxima placa

A comutação dos sinais de transmissão é realizada através de dois barramentos de proteçãointerna fornecidos pelo painel traseiro, um para o lado da recepção, RX, e um para o lado datransmissão, TX. No lado da transmissão, uma comutação sobre a placa protegida, que écontrolada pela sua placa adjacente à esquerda, pode desativar a saída, com a finalidade deevitar interferências com o sinal de transmissão que chega da placa de proteção.

A placa adjacente à esquerda da placa protegida é ativada para comutar o sinal de transmissãoa partir da placa protegida em direção ao barramento de proteção RX e, também, para comutar

8-10 3AL 68848 ACAA

o sinal de transmissão a partir do barramento de proteção TX em direção à linha detransmissão da placa protegida. Ambas comutações são implementadas pela placa adjacente àesquerda da placa protegida. Por isso, é possível transmitir o sinal recebido em direção à placaprotegida e enviar o sinal de transmissão para o lado da linha sem qualquer impacto da placaprotegida.

Uma comutação forçada de proteção é iniciada quando ou uma placa falha (desconectada oureinicializada) ou devido a um comando do operador. Sempre que uma comutação de proteçãofor realizada (para a placa de proteção ou da placa de proteção), a placa de proteção deveráestar configurada do mesmo modo que a placa protegida, e as comutações na placa adjacentedo lado esquerdo e a IPBB deverão ser estabelecidas apropriadamente. Entretanto, a proteçãopara a placa de proteção somente é possível se a placa de proteção e a placa adjacente àesquerda da placa protegida estiverem disponíveis (conectadas e em serviço).

4.2 PLACA DE PROTEÇÃO INTERNA IPBB

A IPBB representa a parte de contador para o esquema de proteção no IOS45 em direção aosistema Matriz. Se ocorrer uma falha em um percurso de transmissão do IOS45, o sinal desaída e entrada do IOS45 é re-roteado para o percurso reserva redundante e inserido no fluxode dados na posição correta. As operações de comutação são ativadas por um comando decomutação do sistema de Controle. Cada uma das IPBBs transfere doze sinais GTI das duasIOS45 para a Cópia Matriz indicada.

4.3 SINCRONIZAÇÃO

A conversão dos sinais de dados plesiócronos em sinais de dados síncronos dos vários níveishierárquicos requer diferentes relógios síncronos. Esses relógios são fornecidos pelos CFCsintegrados nos IOS45s e nas IPBBs. Embora os CFCs e as Placas de Distribuição de Relógio(CDBD) pertençam ao sistema de Geração e Distribuição de Relógio, elas são explicadas nestadescrição.

Os CFCs recebem um relógio simétrico de sistema de 155.520 MHz balanceado (cada um),modulado com um relógio multiquadro de 166.67 Hz de cada uma das duas CDBDs do sub-bastidor duplo (uma entrada de relógio corresponde à duas linhas a, b na Figura). Um dos doisrelógios é selecionado pelo CFC. Se esse relógio estiver defeituoso, o CFC automaticamentecomuta para o outro relógio, p.ex., quando da troca de uma CDBD.

O CFC deriva do relógio modulado selecionado, o “bit clock” do sistema de 155.520 MHzdemodulado, o “clock nibble” de 38.88 MHz e os relógios de quadro de 2 kHz, 8 kHz e 166.67Hz. O CFC na ETB não supre apenas seu próprio módulo com os relógios requeridos parasincronização, mas também os módulos da IOB140.

1641 SX 19/06/00 8-11

4.4 CONTROLE

O sistema I/O45 é controlado pelo sistema de Controle, parcialmente alojado no mesmo sub-bastidor, mas com uma descrição funcional separada. Este capítulo somente descreve aquelasfunções necessárias ao entendimento da operação do I/O45.

O sub-bastidor duplo IOS45 é controlado pelas Placas de Processador de Satélite (SPBB) querecebem comandos de controle da Unidade Administrativa AU. As SPBBs do sub-bastidor duplooperam de forma redundante, isto é, a falha da SPBB ativa faz com que a SPBB redundanteassuma o controle de todo o sub-bastidor duplo.

4.4.1 INTERFACE DE CONTROLE ENTRE AU E SPBB

A conexão entre a AU e as SPBBs é realizada por um barramento-AU duplo (HDLC, Controlede Enlace de Dados de nível Mais Alto). As SPBBs dos diferentes sub-bastidores sãointegradas ao barramento em uma cadeia de margarida e são sondadas pelos seus endereços,a partir da AU. Esse endereço é pré-definido pelos comutadores DIP, localizados no MóduloInventário Remoto (RIM) do painel traseiro.

4.4.2 INTERFACE DE CONTROLE ENTRE SPBB E IOB45

São fornecidos dois barramento-P (HDLC) por sub-bastidor (uma linha do sub-bastidor duplo)que conectam o Elemento Processamento de Placa de Usuário (UBPE) da IOB45 às duasSPBBs do sub-bastidor duplo. Um barramento realiza a conexão à SPBB do mesmo sub-bastidor e o outro à SPBB do sub-bastidor associado. O UBPE seleciona o barramento ativo etransfere as informações de controle em paralelo aos módulos individuais.

Interface de Controle entre SPBB IPBB

São fornecidos dois barramentos-S (IIC) por sub-bastidor, conectando a controladora IIC daIPBB às duas SPBBs do sub-bastidor duplo. Um barramento realiza a conexão à SPBB domesmo sub-bastidor e o outro é conectado à SPBB do sub-bastidor associado. A controladoraIIC seleciona o barramento ativo e transfere em paralelo aos módulos, as informações seriaisde controle.

Interface de Controle entre SPBB e RI / CONV / CDBD

Os Módulos Inventário Remoto (RIM) na CDBB e o CONV e o painel traseiro são controladosvia barramento-R. Existe somente um barramento-R por sub-bastidor; ele pode, entretanto, serservido por uma SPBB do sub-bastidor vizinho.


8-12 3AL 68848 ACAA

Figura 6 Redundância de Controle


Cada IOS45 contém dois Conversores CONV, que alimentam as outras placas do sub-bastidorcom três tensões de operação J1 = +5.6 v, J2 = -5.2 V e J3 = +3.7 V.

Os conversores são conectados, via disjuntores, às tensões de alimentação -UBA, -UBB (-48 Vou -60 V) e +UB (Retorno de Bateria).

1641 SX 19/06/00 8-13


As placas de um sub-bastidor duplo precisam apenas da fonte de alimentação dos trêsconversores, ficando o quarto disponível como redundância reserva ativa. A Figura 7 ilustra asáreas de alimentação dos diferentes conversores. CONV#1 (conjunto de tensões U#1 = J1 + J2+ J3) e CONV#3 (U#3) alimentam as placas do lado esquerdo dos seus próprios sub-bastidores; CONV#2 (U#2) supre as placas à direita, ambas do seu próprio bastidor e dobastidor associado. CONV#4 (U#P) é conectado a todas as placas e, se algum conversor falhar,assume a alimentação dessa área sem interrupção.

As tensões normais de operação U#1 ou U#2 e U#3 nas placas são separadas da tensão deoperação redundante U#P por diodos “Schottky”.

8-14 3AL 68848 ACAA

Figura 8 Diagrama de Bloco do I/O45 (Meio Sub-Bastidor Duplo)

3AL 68848 ACAA - Edição 01 / 07.1999




1641 SX 23/12/99 9-I

Índice

1. Aplicação........................................................................................................................................... 1


2.1 Sub-Bastidor IOS34................................................................................................................... 4

2.2 Sub-Bastidor Duplo.................................................................................................................... 5

3. Dados Técnicos ................................................................................................................................ 7


3.2 Interface Matriz .......................................................................................................................... 7



3.5 Consumo de Energia ................................................................................................................. 8

3.6 Formato da Transmissão - Interfaces Internas ......................................................................... 9



4.1 Função de Transmissão .......................................................................................................... 10

4.1.1 Placa de Proteção Externa EPB....................................................................................... 10

4.1.2 Placa I/O IOB34................................................................................................................ 10

4.1.3 Placa de Extensão ETB.................................................................................................... 12

4.1.4 Placa de Proteção Interna IPB ......................................................................................... 13

4.2 Sincronização .......................................................................................................................... 13

4.3 Controle ................................................................................................................................... 13

4.3.1 Interface de Controle entre AUS e SPB ........................................................................... 13

4.3.2 Interface de Controle entre SPB e ETB / IOB34 .............................................................. 14

4.3.3 Interface de Controle entre SPB e EPB / IPB................................................................... 14

4.3.4 Interface de Controle entre SPB e RI / CONV / CDB....................................................... 14

4.4 Interfaces de Teste .................................................................................................................. 15

4.5 Supervisão ............................................................................................................................... 16

9-II 3AL 68848 ACAA

4.5.1 Sinais Plesiócronos .......................................................................................................... 16

4.5.2 Sinais Síncronos............................................................................................................... 17


1641 SX 19/06/00 9-1

1. APLICAÇÃOO sistema de Entrada/Saída de 34 Mbit/s (I/O34) faz parte do sistema síncrono “Cross-Connect”Digital (DXC) Alcatel 1641 SX e representa a interface entre os sinais plesiócronos de 34 Mbit/se o sistema Matriz. A Figura 1 ilustra a posição do sistema I/O34 dentro do DXC.


9-2 3AL 68848 ACAA

Na direção da recepção, o sistema I/O34 termina os sinais plesiócronos recebidos enviadospara as portas de 34 Mbit/s (a interface bidirecional no lado da linha) e os converte em sinaissíncronos que possuem o formato do quadro GTI. Esses sinais são, então, transmitidos para osistema Matriz, onde os “Containers” Virtuais no sinal GTI são conectados em cruzamento. Nadireção da transmissão, o I/O34 converte os sinais síncronos em sinas plesiócronos de 34Mbit/s.


Por questões de segurança da transmissão, o sistema I/O34 consiste em um sub-bastidorduplo, no qual cada sub-bastidor pode processar até doze sinais de 34 Mbit/s. 12 + 3 percursosde transmissão por bastidor estão disponíveis para transmissão. Se ocorrer uma falha, toda aconexão pode ser re-roteada. A redundância 1 + 1 proporciona a conexão para o sistemaMatriz; cada sinal GTI é transmitido para as duas Cópia Matriz A e Cópia Matriz B.

A Figura 2 ilustra o sistema I/O34, que consiste das Placas de Proteção Externa (EPB), dasPlacas de Entrada/Saída de 34 Mbit/s (IOB34), das Placas de Extensão (ETB), da Placa deProteção Interna (IPBB) e dos Conversores (CONV).

Todas as placas são controladas e supervisionadas pela Placa de Processador de Satélite(SPB). Adicionalmente, a SPB fornece a interface para a Unidade Administrativa (AU), quecontrola e supervisiona os sub-bastidores. A SPB pertence ao sistema de Controle e a CDBpertence ao sistema de Geração e Distribuição de Relógio.

1641 SX 19/06/00 9-3

Para o entendimento dessa descrição funcional é necessário fazer adiferenciação entre as seguintes expressões:

O termo sistema I/O34 representa uma definição lógica dafuncionalidade; ele não pode estar diretamente relacionado àconfiguração de “hardware”. Este sistema é descrito.

O termo Sub-bastidor de Entrada/Saída de 34 Mbit/s, abreviado IOS34,representa uma definição mecânica, compreendendo a montagem dosub-bastidor duplo com suas placas. Em adição às placas específicasnecessárias à função de transmissão, o IOS34 contém placas que sãoatribuídas ao sistema de controle e de distribuição de relógio. Adescrição desse sub-bastidor encontra-se nas respectivas InstruçõesOperacionais.

O termo “Sub-Bastidor duplo I/O34” também se refere à definiçãomecânica. Um sub-bastidor duplo I/O34 consiste em dois sub-bastidoresassociados IOS34, que têm de ser acoplados e comutados por causa daredundância.

9-4 3AL 68848 ACAA



A Figura 3 (consulte a página seguinte) ilustra um sub-bastidor IOS34 completamente equipado.As placas CDB e SPB estão sombreadas com um fundo cinza porque não pertencem aosistema I/O34.

Figura 3 Sub-Bastidor IOS34 Equipado


Sub-bastidor I/O 34 - 1641SX IOS34

101 Vazio

102, 104, 113, 115 Placa I/O de 34 Mbit/s ou vazio 1) IOB34

103, 105, 114, 116 Placa de Extensão ou vazio 1) ETB



108, 109, 110 Placa de Proteção Externa ou vazio 2) EPB


112 Placa de Proteção Interna IPB

1641 SX 19/06/00 9-5

118, 119 Placa de Processador de Satélite SPB

118, 119 Conversor CONV3B

1)dependendo do número de portas requeridas

2)somente disponível se, pelo menos, uma IOB34 ativa foi equipada

2.2 SUB-BASTIDOR DUPLO

Por questões de redundância, os sub-bastidores IOS34 sempre devem ser combinados comsub-bastidores duplos. Esse também é o caso, se somente doze (ou menos) portas de 34Mbit/s forem requeridas. De qualquer modo, é possível que um dos dois sub-bastidoresassociados não contenha a EPB, a IOB34 e a ETB, mas somente as placas redundantes IPB,CDB, SPB e CONV.


9-6 3AL 68848 ACAA

As Figuras 4 e 5 ilustram o cabeamento no lado de trás de um sub-bastidor duplo. A Figura 4mostra o cabeamento necessário entre os dois sub-bastidores associados e a Figura 5 asconexões de cabos que conduzem para o lado de fora.


1641 SX 19/06/00 9-7

3. DADOS TÉCNICOS


Características elétricas Em conformidade com a Recomendação ITU-TG.703

Características de sinal Transparente (sinal fonte) ou em conformidade com

a Recomendação ITU-T G.751

Código de transmissão HDB3

Portas por IOB34 3


Redundância 3 x (1:4)

3.2 INTERFACE MATRIZTaxa de Transmissão 155.520 Mbit/s (síncronos


Sinal de Saída Onda quadrada, unipolar


Características de sinal Sinal interno de sistema GTI



Redundância 1 + 1

9-8 3AL 68848 ACAA

3.3 INTERFACES DE CONTROLESistema de Controle - SPB

Tipo de cabo Par torcido, balanceado, blindado



Protocolo de transmissão HDLC, sondagem (AU), Solicitação de Interrupção

SPB - Sistema I/O34SPB - ETB Barramento-P, HDLC

SPB - EPB, IPB Barramento-S, I2C

SPB - CONV Barramento-R, I2C

SPB - painel traseiro (RIM) Barramento-R, I2C

ETB - IOB34 Barramento-I2C (interno)

3.4 INTERFACE DE RELÓGIO CDB - CFC“Bit clock” 155.520 MHz


3.5 CONSUMO DE ENERGIA

Tensão de alimentação

Valor nominal 48 ... 60 V DC

Variação admitida 38.4 ... 75 V DC

Tensão de Operação U1

Valor nominal + 5.6 V

Variação + 5.43 ... + 5.77 V

Consumo de potência 256 W

Tensão de Operação U2

Valor nominal - 5.1 V

Variação - 5.25 ... - 4.95 V

Consumo de potência 10.2 W

1641 SX 19/06/00 9-9

3.6 FORMATO DA TRANSMISSÃO - INTERFACESINTERNAS

EPB - IOB34 Sinal de 34.368 Mbit/s (plesiócrono)

IOB34 - ETB Sinais GTI 4x39 Mbit/s (síncronos) ouSinais 12x8 Mbit/s (plesiócronos)

ETB - IPB Sinal GTI de 155.520 Mbit/s (síncrono)






9-10 3AL 68848 ACAA


As descrições a seguir são baseadas na Figura 9, que ilustra os blocos e as partes funcionaisde um Sub-Bastidor I/O IOS34.

4.1 FUNÇÃO DE TRANSMISSÃO

4.1.1 PLACA DE PROTEÇÃO EXTERNA EPB

O IOS34 contém até três Placas de Proteção Externa EPB. Cada uma dessas placas contémoito portas, quatro das quais, no máximo, alocadas no sistema I/O34. Cada um dos sinaisdigitais supridos às portas 1 ... 4 é atenuado, na direção da recepção, na EPB em aprox. 6 dB esubmetido, via INTFI 1 ... 4, às Placas I/O de 34 Mbit/s (IOB34).

Uma falha de linha ou uma interferência ocorrendo no percurso de transmissão do IOS34, re-rotea o sinal sobre o percurso de transmissão redundante PROIFI. O comando de comutaçãopara o re-roteamento de um sinal é emitido do sistema de Controle, via barramento-S e ASIC daInterface do Sistema de Controle (CSIFA), logo que tenha sido detectada a falha de umpercurso de transmissão. Cada EPB contém um percurso de transmissão redundante PROIFI,isto é, um total de três sinais por IOS34 pode ser re-roteado. Além da função de comutação, aEPB transmite, de forma transparente para o IOB34, os sinais digitais recebidos e atenuadosem 6 dB.

Na direção da transmissão, os sinais digitais transmitidos da IOB34, via INTFO 1 ... 4 ouPROIFO, são atenuados em aprox. 3 dB.

Um sinal re-roteado na direção da transmissão é re-inserido pela EPB no fluxo de dados, naposição correta, e transmitido para a linha via porta.

Os sinais elétricos transmitidos e recebidos correspondem à Recomendação ITU-T G.703.Entretanto, a blindagem de linha na entrada/saída da interface foi conectada à terra. Atremulação admissível, vai de encontro às exigências estipuladas nas Recomendações ITU-TG.783 e G.823.

Em conformidade com a Recomendação ITU-T G.751, os sinais plesiócronos de 34.368 Mbit/spodem ser estruturados ou transparentes.

4.1.2 PLACA I/O IOB34

O IOS34 contém até cinco IOB34s, onde uma placa redundante assegura a transmissão, nocaso de uma falha do percurso de transmissão.

Como afirmado no Capítulo 4.1.1, cada uma das IOB34s ativas recebe de cada uma das trêsEPBs um sinal digital plesiócrono na taxa de “bit” de 34.368 Mbit/s. A interface de entrada

1641 SX 19/06/00 9-11

monitora os sinais com relação à LOS e deriva dos sinais de dados, os relógios de entrada de34.368 MHz.

Se o sinal de entrada consistir de um bloco monolítico de 34 Mbit/s ou de sinais multiplex de 34Mbit/s a serem comutados de ponta a ponta como bloco, o sistema de Controle ativa o modoSDH. Os sinais de entrada que consistem do sinais de 2 Mbit/s a serem comutados de ponta aponta, de forma separada (terminados), são processados no modo PDH.

No modo SDH, um sinal de 34 Mbit/s que chega da interface de entrada é convertido do códigoHDB3 para um sinal binário e de serial para paralelo no circuito deMapeamento/Desmapeamento VC3 MDVC3. Adicionalmente, acontece a Supervisão dePlesiócrono PCS34 do sinal. O sinal plesiócrono é mapeado dentro do “Container” C-3 síncronono MDVC3. Esse “container” retém o sinal de entrada plesiócrono e os “bits” de justificação,ajustando o sinal do usuário para a velocidade de “container”. O “container” C-3 é convertidopara o “Container” virtual VC-3 através da geração do VC-3-POH (“Overhead” de Percurso) epara uma Unidade Doméstica DU-3 através da adição de ponteiro. Essas funções estãodisponíveis no MDVC3 três vezes. Se um total de três sinais de entrada forem processados nomodo SDH, eles podem ser processados em paralelo.

O MDVC3 gera um quadro GTI e insere no quadro a DU-3 criada. Mesmo se nenhum dos trêssinais de entrada forem processados no modo SDH, o MDVC3 gera um quadro GTI. No quadroestá reservado espaço para os sinais a serem processados no modo PDH. O sinal GTI étransmitido para a ETB pelo MDVC3, como um sinal “nibble” 4x39 Mbit/s.

Para fins de teste, pode ser realizado um “loop back” dos sinais de entrada diretamente para ainterface de saída, através de comutações no MDVC3 (“loop” de linha, RX → TX).

O Mapeamento e a geração dos sinais “nibble” 4 x 39 Mbit/s requerem vários relógiossíncronos, recebidos da ETB (vide Capítulo 4.2). Para sincronizar os sinais de entrada de 34Mbit/s, o MDVC3 também recebe da interface de entrada, os relógios de entrada de 34 MHz.

Um sinal a ser processado no modo PDH é transferido para um dos três circuitos MUX2/34(multiplexador/demultiplexador para sinais de 2, 8 e 34 Mbit/s) alocados para ele e convertidodo código HDB3 para um sinal binário. Ocorre, então, a supervisão de plesiócrono do sinal(para maiores detalhes, veja o Capítulo 4.5.1). Cada MUX2/34 converte o sinal de 34 Mbit/srecebido em quatro sinais de 8 Mbit/s, através da demultiplexação, e o transfere para a ETB.Um total de até doze sinais de 8 Mbit/s podem ser gerados na IOB34 e transferidos para a ETB.

Os relógios de 8 MHz requeridos para a conversão em doze sinais de 8 Mbit/s derivam dosrelógios de entrada de 34 MHz e são transferidos para a ETB como RX8CL 1 ... 12.

Na direção da transmissão, a IOB34 recebe um sinal “nibble” 4x39 Mbit/s TXUSTM-1 noformato GTI, e até doze sinais plesiócronos de 8 Mbit/s.

O MDVC3 avalia o quadro GTI e converte em um sinal plesiócrono de 34 Mbit/s cada uma dastrês DU-3 retidas (através de desmapeamento). Os sinais binários são, então, convertidos parao código HDB3 e transferidos para a interface de saída.

O MUX2/34 faz a multiplexação de cada um dos quatro sinais de 8 Mbit/s para um sinal de 34Mbit/s. Após a conversão para o código HDB3, esses sinais de 34 Mbit/s são transferidos para ainterface de saída.

A comutação forçada entre os sinais de 34 Mbit/s gerados no MDVC3 e no MUX2/3 ocorre nastrês comutações do MDVC3.

O relógio de 8 MHz TX8CL34 requerido para a multiplexação dos sinais de 8 Mbit/s TX8D, éderivado do gerador de relógio da ETB. Os relógios de transmissão de 34 MHz para o MDVC3 epara o MUX2/34 chegam do PLL 1-3. Os PLLs são controlados pela diferença na frequência ena fase entre o relógio de transmissão e de recepção associado.

9-12 3AL 68848 ACAA

4.1.3 PLACA DE EXTENSÃO ETB

O IOS34 contém tantas ETBs quanto IOB140s, onde uma placa redundante assegura atransmissão.

Cada uma das ETBs ativas recebe da IOB34, o sinal síncrono RXUSTM1 e os 12 sinaisplesiócronos de 8 Mbit/s RX8D1 ... 12 (modo PDH).

No modo PDH, os 11 sinais plesiócronos de 8 Mit/s são demultiplexados em sinais de 2 Mbit/s.Isso é realizado nos seis circuitos ativos de Mapeamento/Desmapeamento TUG-22** S2231,dos quais, oito estão disponíveis. O mapeamento dos sinais de 2 Mbit/s nas UnidadesDomésticas DU-12 também ocorre ali. Quatro DU-12s são convertidas, ao mesmo tempo, emum Grupo de Unidade Tributária TUG-22** e transferidas para o multiplexador síncrono Mixer.

O Mixer insere o TUG-22** no quadro GTI gerado no MDVC3. Cada um dos sinais “nibble” 4x39Mbit/s gerados no Mixer são convertidos em dois sinais seriais iguais, formato GTI, noConversor Serial-para-Parelelo (SPC).

A ETB transmite um dos dois sinais iguais para a IPB do mesmo sub-bastidor. O segundo sinalé transmitido para a IPB do sub-bastidor associado, via cabos de conexão e feixes de conexãodas respectivas ETBs, ganhando, desta forma, uma redundância 1 + 1.

Na direção da recepção, a ETB recebe das duas IPBs do sub-bastidor duplo dois sinais seriaisGTI iguais, que são convertidos no SPC em um sinal 4x39 Mbit/s. O ASIC do Conversor Duplexpara Simplex (DTSCA) seleciona um dos dois sinais e o transfere para o Mixer. Com relação àseleção do sinal ativo, a FAW contida nos SOHs dos sinais GTI e o ponteiro da DU-12 ou daDU-3 são avaliados (veja os detalhes no Capítulo 4.5.2). A comutação pode ser forçada por umcomando de comutação do sistema de Controle.

O TUG-22** contido no sinal GTI é lido pelo Mixer e transferido para o S2231, onde é realizadoo desmapeamento para os sinais de 2 Mbit/s. Após serem multiplexados para sinaisplesiócronos de 8 Mbit/s, eles são transmitidos para a IOB34.

O quadro GTI é transferido pelo Mixer, junto com a DU-3 retira, diretamente para a IOB34.

Os seis S2231 ativos recebem da IOB34 os relógios de 8 MHz RX8CL1 ... 12 como relógiosreceptores. Na direção da transmissão, os sinais são sincronizados ao relógio TX8CL34, geradono gerador de relógio de 8 MHz. O Mixer fornece os relógios que são necessários ao S2231para a conversão dos sinais plesiócronos em sinais síncronos.

Os relógios para o Mixer e para os módulos SPC e DTSCA são fornecidos pelo Circuito derecepção de relógio e Quadro (CFC). Com exceção do relógio do sistema de 155 MHz, o Mixertransfere os relógios - levemente modificados - para a IOB34.

1641 SX 19/06/00 9-13

4.1.4 PLACA DE PROTEÇÃO INTERNA IPB

A IPB representa a parte de contador para a EPB, no lado interno do sistema do IOS34, emdireção ao sistema Matriz. Se ocorrer uma falha em um percurso de transmissão do IOS34, ossinais de saída e entrada da EPB e da IPB são re-roteados para o percurso reserva redundantee inseridos, na posição correta, no fluxo de dados. As operações de comutação são ativadaspor um comando de comutação do sistema de Controle. Durante uma operação tranquila, cadauma das IPBBs transfere para a Cópia Matriz indicada os oito sinais das ETBs ativas.

4.2 SINCRONIZAÇÃO

A conversão dos sinais de dados plesiócronos em sinais de dados síncronos dos vários níveishierárquicos requer diferentes relógios síncronos. Esses relógios são fornecidos pelos CFCsintegrados às ETBs e IPBs. Embora os CFCs e as Placas de Distribuição de Relógio (CDB)pertençam ao sistema de Geração e Distribuição de Relógio, elas são explicadas nestadescrição.

Os CFCs recebem de cada uma das duas CDBs do sub-bastidor duplo (uma entrada de relógiocorresponde à duas linhas, a, b, na Figura 9) um relógio simétrico de sistema de 155.520 MHz,modulado com relógio multiquadro de 166.67 Hz. Um dos dois relógios é selecionado pelo CFC.Se esse relógio estiver com defeito, o CFC automaticamente comuta para o outro relógio, p.ex.,quando da troca de uma CDB.

O CFC deriva do relógio modulado selecionado, o “bit clock” de sistema de 155.520 MHzdesmodulado, o “nibble clock” de 38.88 MHz e os relógios de quadro de 2 kHz, 8 kHz e 166.67Hz. O CFC na ETB não supre apenas seus próprios módulos com os relógios requeridos parasincronização, mas também o MDVC3 na IOB34.

4.3 CONTROLE

O sistema I/O34 é controlado pelo sistema de Controle, parcialmente alojado no mesmo sub-bastidor, mas com uma descrição funcional separada. Este capítulo somente descreve aquelasfunções necessárias ao entendimento da operação do I/O34.

Os dois sub-bastidores duplos IOS34 são controlados pelas duas Placas de Processador deSatélite (SPBB) que recebem comandos de controle da Unidade Administrativa (AU). As SPBsde um sub-bastidor duplo operam de forma redundante, isto é, a falha da SPB ativa faz comque a SPB redundante assuma o controle do sub-bastidor duplo.

4.3.1 INTERFACE DE CONTROLE ENTRE AUS E SPB

A conexão entre a AU e as SPBs é realizada por um barramento-AU duplo (HDLC, Controle deEnlace de Dados de Nível Superior). As SPBs dos diferentes sub-bastidores são integradas aobarramento em uma cadeia de margarida e são sondadas pelos seus endereços a partir da AU.

9-14 3AL 68848 ACAA

Esse endereço é pré-definido pelos comutadores DIP, localizados no Módulo Inventário Remoto(RIM) do painel traseiro.

4.3.2 INTERFACE DE CONTROLE ENTRE SPB E ETB / IOB34

Cada uma das SPBs do sub-bastidor duplo é conectada ao Elemento Processamento de Placade Usuário (UBPE) na IOB45, através de um barramento-P (HDLC).

Visto que a IOB34 não pode acessar as SPBs diretamente, o UBPEs das ETBs controlam suasprópria placas e a IOB34 conectada eles. A conexão é realizada através de dois barramento-I2C. O ASIC da Interface do Sistema de Controle CSIFA na IOB34 converte os dados seriais doUBPE em dados paralelos, transferindo-os, via barramento-CSIFA, para os módulos individuais.

As linhas do barramento-I2C são conexões ponto-a-ponto e não são iguais ao barramento-S.

4.3.3 INTERFACE DE CONTROLE ENTRE SPB E EPB / IPB

São fornecidos dois barramentos-S (I2C) por sub-bastidor, conectando os CSIFAs na EPB e ainterface I2C na IPB às duas SPBs do sub-bastidor duplo. Um barramento realiza a conexão àSPB do mesmo sub-bastidor e o outro é conectado à SPB do sub-bastidor associado. O CSIFAseleciona o barramento ativo e transfere, em paralelo para os módulos, as informações seriaisde controle.

4.3.4 INTERFACE DE CONTROLE ENTRE SPB E RI / CONV / CDB

Os Módulos Inventário Remoto (RIM) na CDBB e o CONV e o painel traseiro são controladosvia barramento-R. Existe somente um barramento-R por sub-bastidor; ele pode, entretanto, serservido por uma SPB do sub-bastidor vizinho.


1641 SX 19/06/00 9-15

Figura 6 Redundância de Controle

4.4 INTERFACES DE TESTE

Para fins de teste, seis soquetes de teste (coax) estão disponíveis na frente da IOB34, onde ossinais plesiócronos de entrada ou de saída da IOB34 podem ser interceptados e verificados,com relação a erros. Um curto circuito nos soquetes de teste não provoca falha no sinal detransmissão.

A tensão de saída nos soquetes de teste mede:

100 mVos ± 20%; coaxial

Esse nível é válido para o sinal de entrada na atenuação de linha máx. admissível.

9-16 3AL 68848 ACAA

4.5 SUPERVISÃO

Com a finalidade de proteger a transmissão dentro do I/O34, em um padrão alto, os sinaissíncronos e plesiócronos são verificados nos diferentes níveis. O sistema de Controle éinformado tão logo uma falha de transmissão seja detectada pelo sistema é toma asprovidências adequadas para assegurar a transmissão livre de erros.

Se o relógio de recepção não puder mais ser derivado do sinal de entrada, o sistema informauma Perda de Sinal LOS ("Loss Of Signal") e insere o Sinal de Indicação de Alarme (AIS) nosinal, ao invés dos dados do usuário.

4.5.1 SINAIS PLESIÓCRONOS

O sistema supervisiona os sinais digitais plesiócronos na direção da recepção em cada nívelhierárquico (PCS - Supervisão Plesiócrona do sinal 34 / 8 / 2). Os seguintes erros sãosupervisionados:

− LOF Perda de Quadro

− AIS Sinal de Indicação de Alarme

− D-Bit / RA Final remoto de alarme urgente / Alarme Remoto

− N-Bit Final remoto de alarme não-urgente

− LOS Perda de Sinal

− BER Taxa de Erro de “Bit”

O sistema detecta LOS quando o relógio de recepção não puder, por mais tempo, derivar-se dosinal de entrada. Ambos os sinais, LOF e BER, podem ser determinados pela avaliação daFAW.

A tabela 1 descreve as ações tomadas na direção da recepção e da transmissão, após adetecção de um erro específico.

Erro detectado Ação - direção da recepção Ação - direção da transmissãoLOS (34 Mbit/s) AIS no sinal de 34 Mbit/s transmissão de D-Bit (RA)LOF (34, 8 ou 2 Mbit/s) AIS no sinal de 34, 8 ou 2 Mbit/s transmissão de D-Bit (RA)AIS (todos os níveis) AIS no próximo nível hierárquico mais baixo transmissão de D-Bit (RA)BER de 10-5 ou 10-6 transmissão de N-Bit

Tabela 1 Funções de Supervisão Plesiócrona na Direção da Recepção

Todos os dados de supervisão são transmitidos para o sistema de Controle e mostrados nomonitor do terminal.

1641 SX 19/06/00 9-17

4.5.2 SINAIS SÍNCRONOS

Os dois sinais digitais síncronos dos sub-bastidores da Matriz são verificados pelo I/O34, comrelação aos diferentes critérios. O DTSCA verifica os sinais GTI, com relação à LOF, pelaavaliação da FAW. O ponteiro criado no mapeamento da DU-12 e da DU-3 no lado darecepção, contém um identificador e os “bits” de paridade. No lado da transmissão oidentificador é comparado com o identificador recebido do sistema de Controle. Adicionalmente,o DTSCA computa os “bits” de paridade do sinal, comparando-os com os “bits” de paridadeinseridos pelo ponteiro no lado da recepção (Figura 7).

Esses critérios, bem como, um AIS (todos os “bits” = “1”) contido no sinal e a supervisão do“byte” da Supervisão de Conexão (CS) no SOH, provocam a comutação forçada para o outrosinal do sistema Matriz, sob a condição de que apenas o sinal ativo esteja com falha.

Adicionalmente, os S2231s supervisionam o VC-12 com a ajuda dos seus POH. Igual aoponteiro, o POH do VC-12 contem “bits” de paridade e um identificador para serem avaliados.Se houver uma falha de paridade na direção da transmissão, o S2231 estabelece o “bit” de Errode Bloco Distante FEBE para a direção da recepção. O “bit” de Falha de Recepção DistanteFERF é estabelecido para a direção da recepção por causa de:



− Identificador que não corresponde (direção da transmissão).

Figura 7 Supervisão dos "Bits" de Paridade e do Identificador do Ponteiro

Com o auxílio do POH, o MDVC3 também verifica o VC-3 com respeito à paridade e aoidentificador. Uma falha de paridade aumenta em um o valor dos quatro “bits” FEBE. O “bit”FERF é estabelecido para a direção da recepção por causa de:

9-18 3AL 68848 ACAA



− Identificador que não corresponde (direção da transmissão).

FERF ou FEBE na direção da transmissão dispara uma mensagem para o sistema de Controle.Todas as outras mensagens de alarme também são transferidas.


Cada IOS34 contém dois Conversores CONV, que alimentam as outras placas do sub-bastidorcom duas tensões de operação U1A,B e U2A,B. Por questões de redundância, existe umconjunto dual de saídas U1 e U2. Os conversores são conectados, via disjuntores no painel defusíveis, às tensões de alimentação -UBA, -UBB (-48 V ou -60 V) e +UB (Retorno de Bateria).As tensões de saída U1A,B são +5.6 V e U2A,B = -5.1 V.

As placas de um sub-bastidor duplo precisam apenas da fonte de alimentação de trêsconversores, ficando o quarto disponível como redundância reserva ativa. A Figura 8 ilustra asáreas de alimentação dos diferentes conversores. CONV#1 e CONV#3 alimentam as placas àesquerda dos seus próprios sub-bastidores; CONV#2 supre as placas à direita, ambas do seupróprio sub-bastidor e do sub-bastidor associado. CONV#4 é conectado a todas as placas e, sealgum conversor apresentar falhar, assume a alimentação dessa área sem interrupção.

As ligações dos conversores à esquerda, mostrada na Figura 9 na frente, é igual: as tensões deoperação U1A e U2A são diretamente conectadas às ligações do painel traseiro. A conexão dosconversores à direita, mostrada na Figura 9 atrás, é diferente, dependendo se ela serácomutada como CONV#2 ou CONV#4. Suas saídas de tensão de operação U1AB e U2AB sãoconectadas ao painel traseiro. Quando comutadas como CONV#2, essas saídas sãoconectadas via cabos às conexões U1AA e U2AA e quando comutadas como CONV#4, àsconexões U1B e U2B (cada uma em ambos os sub-bastidores).


1641 SX 19/06/00 9-19


9-20 3AL 68848 ACAA

A tabela 2 descreve os símbolos para as conexões das tensões de operação e de alimentaçãono painel traseiro.



dos disjuntores


Tabela 2 Símbolos para as Conexões das Tensões de Operação e de Alimentação

1641 SX 19/06/00 9-21


9-22 3AL 68848 ACAA

3AL 68848 ACAA - Edição 01 / 07.1999




1641 SX 23/12/99 10-I

Índice

1. Aplicação........................................................................................................................................... 1

1.1 Definição .................................................................................................................................... 1

1.2 Tarefas do Sistema I/O2............................................................................................................ 2

1.3 Estrutura do Sistema I/O2 ......................................................................................................... 2


2.1 Sub-Bastidor IOS2..................................................................................................................... 5

2.2 Sub-Bastidor Geminado ............................................................................................................ 7

3. Dados Técnicos ................................................................................................................................ 9


3.2 Interface de Matriz ..................................................................................................................... 9


3.4 Interface de Relógio................................................................................................................. 10

3.5 Interface de Teste.................................................................................................................... 10

3.6 Consumo de Potência ............................................................................................................. 10



4.1 Direção da RECEPÇÃO .......................................................................................................... 12

4.1.1 Entrada do Sinal de 2 Mbit/s............................................................................................. 12

4.1.2 Processamento e Multiplexação de Sinal......................................................................... 12

4.1.3 Interface para a ETB ........................................................................................................ 13

4.1.4 Demultiplexação e Mapeamento ...................................................................................... 13

4.1.5 Proteção ........................................................................................................................... 14

4.2 Direção da Transmissão.......................................................................................................... 14

4.2.1 Comutação de Sinal ......................................................................................................... 14

4.2.2 Desmapeamento e Geração do Sinal de Transmisão ..................................................... 15


10-II 3AL 68848 ACAA

4.4 Distribuição de Relógio ............................................................................................................ 16


1641 SX 19/06/00 10-1

1. APLICAÇÃO

1.1 DEFINIÇÃO

O sistema de Entrada/Saída de 2 Mbit/s (I/O2) dentro do sistema síncrono “Cross-Connect”Digital (DXC) Alcatel 1641 SX é a interface entre as portas plesiócronas de 2.048 Mbit/s e osistema Matriz. A Figura 1 ilustra a posição do I/O2 dentro do DXC.


10-2 3AL 68848 ACAA

Para entender essa descrição funcional, é necessário fazer a diferenciação entre as seguintesexpressões:

O termo sistema I/O2 representa uma definição lógica, restrita à função de transmissãoPorta ⇔ Matriz. Este sistema é descrito aqui.

O termo Sub-bastidor de Entrada/Saída de 2 Mbit/s, abreviado IOS2, representa uma definiçãomecânica, compreendendo a montagem com suas placas. Em adição às placas específicasnecessárias à função de transmissão, o IOS2 contém placas que são atribuídas aos sistemasde Controle e de Distribuição de Relógio e Quadro. A descrição desse sub-bastidor encontra-senas respectivas Instruções Operacionais.

O termo “Sub-Bastidor Duplo I/O2” também se refere à definição mecânica. Um sub-bastidorduplo I/O2 consiste em dois sub-bastidores associados IOS2, que são acoplados e comutadospara redundância.

1.2 TAREFAS DO SISTEMA I/O2

Na direção da recepção, o sistema I/O2 mapeia dentro de um quadro interno do sistema ossinais plesiócronos de 2 Mbit/s recebidos, com uma estrutura similar ao Módulo de TransporteSíncrono STM-1 da Hierarquia Digital Síncrona SDH. Essa estrutura consiste de um “Container”C-12, do “Container” VC-12 e de uma Unidade Tributária específica do sistema, que é chamadade Unidade Doméstica DU-12. O sinal interno STM-1, com um “overhead” modificado, édenominado Interface Genérica de Transporte GTI. A parte “overhead” do sinal GTI é gerada nosistema I/O2.

Por questões de redundância, o I/O2 duplica o sinal de saída, isto é, dois fluxos de dados GTIidênticos são simultaneamente transmitidos para as entradas das duas matrizes que operam deforma redundante no sistema Matriz. Por causa da estrutura SDH desses sinais, torna-sepossível o acesso definido para cada DU-12 simples, através dos ponteiros gerados durante omapeamento. Isso porque, cada DU-12 pode ser inserida em qualquer quadro de saída GTI nosistema Matriz.

Na direção da transmissão, o I/O2 recebe de cada uma das duas matrizes um fluxo de dadosGTI. O I/O2 detecta um sinal com falha e comuta para o segundo sinal, se este estiver livre dedistúrbios. Os “Containers” C-12 são removidos do quadro GTI e os sinais de 2 Mbit/s sãoremovidos dos “Containers” C-12 (desmapeamento).

1.3 ESTRUTURA DO SISTEMA I/O2

O sistema I/O2 contém as Placas de Entrada/Saída de 2 Mbit/s IOB2, as Placas de ExtensãoETB e a Placa de Proteção e de distribuição de relógio PCB. A Figura 2 ilustra a função I/O2dentro de um Sub-Bastidor de Entrada/Saída de 2 Mbit/s IOS2.

1641 SX 19/06/00 10-3

Figura 2 Estrutura do Sistema I/O2 (um Sub-Bastidor)

Por questões de segurança da transmissão, o sistema I/O2 requer, pelo menos, um sub-bastidor duplo, consistindo em dois IOS2 conectados, com uma capacidade total de 156 portasde 2 Mbit/s, os quais não têm de estar totalmente equipados.

As 256 portas de um sub-bastidor duplo I/O2 são distribuídas como se segue:

Os sub-bastidores A e B recebem 128 portas cada um, e ali, os grupos 0 e 1 recebem 64 portascada (vide Figura 2). Essas 64 portas são agrupadas em 8 portas, cada uma nas oito IOB2s,onde IOB2#8 (portas de 57 a 64) recebe um “status” especial como uma possível redundância.

Dois IOB2s vizinhos são conectados em um par cada um, isto é, IOB2#1 + IOB2#2, IOB2#3 +IOB2#4, etc.. Os sinais de 2 Mbit/s nas portas de 1 a 56 são separados nas ligações do painelfrontal; elas se destinam tanto para os seus respectivos IOB2, quanto para um comutador noIOB2 associado. Esse comutador conecta as portas a um barramento de redundância, que,novamente, conecta à IOB2#8 as saídas de comutação do grupo de sete IOB2s ativas. Sealgumas das IOB2#1 a IOB#7 falharem, o sistema de controle dispara, automaticamente, arespectiva comutação no IOB2 vizinho para fechar e re-rotear o grupo de sinais, via IOB2#8redundante. O último grupo de sinais (de 57 a 64) não é desviado; uma vez conectado, ocircuito de proteção não pode ser comutado.

A ETB estende a função de entrada/saída através de “Mapeamento” e “Desmapeamento”. Essaplaca também é usada com os sistemas de 34 Mbit/s e 140 Mbit/s. Cada grupo de IOB supre arespectiva ETB, bem como, a ETB de proteção, comum a todas, e faz a marcação com aadição de “P”.

A proteção da parte funcional dentro da PCB é conectada às duas ETBs do mesmo sub-bastidor e àquelas do sub-bastidor associado. Se um grupo de ETBs falhar, a PCB faz a

10-4 3AL 68848 ACAA

comutação via ETB(P). As duas PCBs do sub-bastidor duplo são indicadas para cada uma dasduas matrizes redundantes.

São necessários três conversores para a alimentação das placas pertencentes a um sub-bastidor duplo; um é redundante e pode - em caso de falha - substituir qualquer uma das três.

Portanto, para o sistema I/O2 encontra-se disponível a seguinte redundância:

− 1 IOB2 por grupo (se IOB2#8 for planejada para operação de redundância)

− 1 ETB por sub-bastidor IOS2

− 1 PCB e 1 conversor por sub-bastidor duplo I/O2.

O termo redundância significa que o sistema substitui a função de uma placa em caso de falha.A re-sincronização, contudo, causa uma pequena “stoppage”, bem como uma mensagem deerro. Isso é porque as placas não são para serem removidas durante a operação, mas sãotiradas de serviço via estação de trabalho. Um conversor será desligado antes da remoção.

Os conversores pertencem ao sistema I/O2, enquanto que a SPB pertence ao sistema deControle. O circuito de distribuição de relógio dentro da PCB pertence ao sistema de Geração eDistribuição de Relógio. Ambas, SPB e Distribuição de Relógio, são apenas descritas comrelação às suas funções dentro do sistema I/O2. Maiores informações detalhadas podem serencontradas nas respectivas descrições funcionais dos sistemas.

1641 SX 19/06/00 10-5

2. PROJETO MECÂNICOPara informações gerais relativas ao projeto mecânico de todo o DXC, vide Registro 1, Visão doSistema.


A Figura 3 ilustra um sub-bastidor IOS2 completamente equipado. As placas PCB e SPB estãomarcadas com um fundo cinza porque pertencem apenas parcialmente ou não pertencem aosistema I/O2.

10-6 3AL 68848 ACAA

Figura 3 “Layout” do Sub-Bastidor IOS2


Sub-bastidor I/O de 2 Mbit/s IOS2

101 Vazio

102 Placa de Extensão ou vazio 2) ETB

103 - 109114 - 120

Placa I/O de 2 Mbit/s ou vazio 1) IOB2


111 Placa de Proteção e de Distribuição de Relógio PCB


113 Placa de Extensão ou vazio 3) ETB



123, 124 Conversor CONV3B

1)dependendo do número de portas requeridas

2)somente disponível com uma ou mais IOBs no “slot” de 103 a 109

3)somente disponível com uma ou mais IOBs no “slot” de 114 a 120

1641 SX 19/06/00 10-7


Por questões de redundância, os sub-bastidores IOS2 sempre deverão estar combinados comosub-bastidores duplos. Esse também é o caso, se somente 128 (ou menos) portas de 2 Mbit/sforem requeridas. É possível que um dos dois sub-bastidores associados não esteja equipadocom uma ETB ou uma IOB2, mas somente com as placas redundantes PCB, SPB e CONV.


10-8 3AL 68848 ACAA

As Figuras 4 e 5 mostram o cabeamento na parte de trás de um sub-bastidor duplo. A Figura 4mostra o cabeamento necessário entre os dois sub-bastidores associados e a Figura 5 asconexões de cabos que conduzem para o lado de fora.


1641 SX 19/06/00 10-9

3. DADOS TÉCNICOS

3.1 INTERFACE DE LINHATaxa de Transmissão 2.048 Mbit/s

Características elétricas Em conformidade com a Recomendação ITU-TG.703

Código de transmissão HDB3Tipo de conexão 75 Ω , coaxial, desbalanceada ou

120 Ω , dois-fios, balanceada, blindada

Características de sinal Sinal de quadro, em conformidade coma Recomendação ITU-T G.704 ou desestruturado

Percursos de transmissãoPortas por placa 8Portas por sub-bastidor duplo desprotegidas ≤ 256 protegidas ≤ 224Redundância (1:N) x 8 com N = 1 ... 7

3.2 INTERFACE DE MATRIZTaxa de Transmissão 155.52 Mbit/s

Características elétricasTipo de Conexão 75 Ω , coaxial, desbalanceadaTensão de saída Onda quadrada, unipolar, 4.75 ... 5.25 VComprimento de linha permissível ≤ 15 m

Características de sinal Sinal interno de sistema GTI, estrutura similar àRecomendação ITU-T G.709

3.3 INTERFACES DE CONTROLEAUS - SPB

Tipo de cabo Par torcido, quatro vezes, balanceado, blindadoTipo de transmissão SerialTaxa de transmissão ≤ 1 Mbit/sProtocolo de transmissão HDLC, sondagem (AU), Solicitação de Interrupção

(SP)

SPB - Sistema I/O2SPB - ETB Barramento-P, HDLC

10-10 3AL 68848 ACAA

SPB - PCB Barramento-S, I2CSPB - CONV, RIM Barramento-R, I2C

3.4 INTERFACE DE RELÓGIOTipo de conexão, sub-bastidores Cabo de dois-fios, blindado

Frequência dos “clocks” de transmissão“Bit clock” 155.52 MHzRelógio multi-quadro 166.67 Hz

Saída do relógio de referênciaFrequência de relógio 2.048 MHzNível do sinal de relógio 0.75 ... 1.5 VopTipo de conexão 75 Ω , coaxial

3.5 INTERFACE DE TESTETensão de saída nos soquetes de teste, dentro das condições de medição abaixo:

IOB2 para 75 Ω coaxial -230 mVop ± 20%IOB2 para 120 Ω coaxial -300 mVop ± 20%

Condições das medições na porta de 2 Mbit/sSinal de entrada Atenuação máx. de linha ( 6 dB0Sinal de saída (75 Ω ) 2.37 Vop ± 10%Sinal de saída (120 Ω ) 3 Vop ± 10%


Valor nominal 48/60 VVariação 40.5 ... 75 V

Consumo de Potência2 x IOS2 totalmente equipado Aprox. 310 W

Tensão de OperaçãoU1 + 5.6 V ± 3%U2 -5.1 V ± 3%

1641 SX 19/06/00 10-11






10-12 3AL 68848 ACAA


As descrições a seguir são baseadas na Figura 8, que ilustra os blocos e as partes funcionaisde um sub-bastidor I/O IOS2.


4.1 DIREÇÃO DA RECEPÇÃO

4.1.1 ENTRADA DO SINAL DE 2 MBIT/S

Existem até oito sinais de 2 Mbit/s 2IN por cada IOB2. IOB2#8 pode ser ligado somente se aredundância não for requerida. Na operação normal (isto é, com redundância) somente asportas IOB2#1 ... IOB2#7 de cada grupo são usadas, o que significa um máximo de 56 portaspor grupo, ou seja, 244 portas por sub-bastidor duplo.

Adicionalmente aos seus próprios oito sinais de 2 Mbit/s, cada IOB2 assume oito sinaisderivados das entradas do IOB2 vizinho. Esses oito sinais são transmitidos para comutadoresrelé, que ficam abertos durante a operação tranquila. Uma perturbação no IOB2 vizinho, acionao sistema de Controle para fechar os comutadores relé, através do ASIC da Interface doSistema de Controle CSFICA. Nesse caso, os sinais de entrada para o percurso do sinalperturbado são re-roteados para a entrada redundante IOB2#8.

Simultaneamente, o sistema de Controle comuta o sinal OCOMREL para ativar o sinal docomando de entrada ICOMREL para comutar os relés isoladores sobre a placa perturbada.

Quando as entradas IOB2#8 são ligadas e usadas para transmissãonormal, o “software” do sistema tem de evitar uma comutaçãoautomática. O fechamento das chaves relés em uma IOB2 provoca odesligamento automático dos seus sinais para os canais IOB2#8 jáocupados.

4.1.2 PROCESSAMENTO E MULTIPLEXAÇÃO DE SINAL

A interface de recepção contém transformadores e amplificadores controlados de linha. O seuganho é controlado pelo nível do sinal de entrada, resultando em uma sensibilidade de entradamais alta em um nível de ruído mais baixo. O sinal para o soquete de testes no painel frontal éextraído do circuito do transformador.

Pela multiplexação, os oito sinais de saída de 2 Mbit/s são combinados em dois sinais de 8Mbit/s; simultaneamente, o código HDB3 é convertido em código binário. Aqui, o operador poderealizar um “loop” para o percurso de transmissão de qualquer um dos sinais de entrada, viasistema de Controle. Os sinais de 2 Mbit/s são supervisionados e uma LOS ou um AIS recebido

1641 SX 19/06/00 10-13

são informados ao sistema de Controle. Uma LOS detectada insere um AIS no percurso dosinal afetado.

O circuito multiplexador fornece o relógio de recepção C2MO, que pode ser derivado dequalquer um dos sinais de entrada de 2 Mbit/s. Na PCB, o relógio de recepção derivado étransformado em relógio de referência para a Placa de relógio Mestre (MCB) no sistema deGeração e Distribuição de relógio.

4.1.3 INTERFACE PARA A ETB

A Placa de Extensão (ETB), é também usada para os níveis do sinal plesiócrono de 34 Mbit/s e140 Mbit/s. Ela processa na entrada sinais multiplex de 8 Mbit/s. Por conseguinte, os sinais de 2Mbit/s são transformados em sinais multiplex de 8 Mbit/s na saída do IOB2, porém, sãorecuperados na ETB para outro processamento.

O circuito multiplexador do IOB2 fornece dois sinais multiplex de 8 Mbit/s, RX8D#X e RX8D#Y,e os respectivos “clocks” de 8 MHz RX8CL. Esses sinais são duplicados para disparar a ETB dogrupo e a proteção ETB, ETB(P). Os sinais para a ETB(P) carregam o sufixo “P”. Considerada aredundância de IOB2, há um total de 14 + 2 sinais RX8D e RX8CL por cada uma , para cadaETB do grupo e de 28 + 4 para a ETB(P).

Na ETB, cada um dos oito ASICs da interface S2231 processa dois sinais de 8 Mbit/s. Opercurso do sinal pode ser comutado entre os grupos ou pode ser desligado via sistema deControle; nesse caso, a ETB usada é uma ETB(P). O respectivo percurso na ETB(P) somente éativado quando a proteção é requerida.

4.1.4 DEMULTIPLEXAÇÃO E MAPEAMENTO

A demultiplexação no ASIC S2231 reconverte os sinais de 8 Mbit/s em quatro sinais de 2 Mbit/scada. Esses sinais plesiócronos são empacotados no “Container” SDH C-12 e o “byte” V5 éadicionado como POH, criando, assim, os “Containers” Virtuais VC-12. O “byte” V5 contém:

− “bits” para verificação de paridade e identificação de sinal, gerados pelo sistema de Controle.

− os “bits” de realimentação para FEBE “Erro de Bloco Distante” e FERF “Falha de RecepçãoDistante”, estabelecidos no lado da transmissão.

O S2231 estende o VC-12 para formato de dados internos da DU-12, com um ponteiro SDHV1/V2 modificado. O ponteiro é modificado de modo que dois dos quatro N-bits no “byte” V1 sãosubstituídos, alternadamente, pelos “bits” do identificador e pelos “bits” de paridade. Os “bits” doidentificador e os “bits” de paridade são usados para verificação e para detecção de erros dosinal no percurso de transmissão do outro lado da matriz.

O ASIC-Mixer gera o sinal GTI a partir de dezesseis sinais TUG-22** e um SOH interno desistema. O SOH contem a Palavra de Alinhamento de Quatro (FAW) nos primeiros seis “bytes”;o restante contêm apenas “bits” de justificação. O sinal GTI é transformado em sinais “nibble” 4x 39 Mbit/s e são convertidos pelo Circuito Serial/Paralelo (SPC) em dois feixes de dados seriaisidênticos.

10-14 3AL 68848 ACAA

4.1.5 PROTEÇÃO

Cada ETB fornece um sinal GTI serial para a Placa de Proteção e de distribuição de relógio(PCB) do seu próprio sub-bastidor e do sub-bastidor associado. As conexões de cabos DEIx eDEOx são conectadas mecanicamente ao sub-bastidor associado, via faixas de conectores dasduas PCBs.

A PCB combina as funções de Proteção e de distribuição de relógio, onde somente a primeirapertence ao sistema I/O2. Se necessário, o Circuito Matriz de Comutação (SMC) da proteção daparte funcional insere o sinal DPI1, re-roteado via ETB(P), no fluxo de dados de saída para osistema Matriz, substituindo o DI1 ou DI2. Adicionalmente, o SMC extrai do sub-bastidorassociado os sinais GTI DI3, 4 ou DPI2 e os processa da mesma forma. Na saída, os quatrosinais seriais GTI DMO1 ... 4 são transferidos para a matriz.

Cada uma das duas PCBs no sub-bastidor duplo são indicadas para uma das duas matrizesque operam redundantemente.

4.2 DIREÇÃO DA TRANSMISSÃO

Cada uma das duas matrizes operacionais redundantes fornecem, na direção da transmissão,uma cópia do sinal de dados dos quatro sinais seriais GTI DMI1 ... 4. O SMC comuta os sinaisGTI, transparentemente, em direção às saídas DO1 ... 4. No caso de comutação de proteção,são usadas as DPO1 ou DPO2.

4.2.1 COMUTAÇÃO DE SINAL

Os sinais seriais GTI comutados diretamente da PCB para a ETB, são transferidos, pelo SPC,para o ASIC do Conversor Duplex Para Simplex (DTSCA), como fluxos de 4 “bits nibble”. ODTSCA seleciona uma das duas cópias de sinal para ser transferida para o Mixer. Para isso,

− os dois sinais são sincronizados para a FAW e uma possível perda de quadro é detectada

− os “bits” do identificador e de paridade, inseridos nos ponteiros DU-12 no lado da recepção,são avaliados.

Na cópia de sinal comutada, o DTSCA recupera a sequência original N-bit dos ponteiros DU-12.Em adição, o DTSCA, constantemente, informa o sistema de Controle sobre a cópiatransmitida.

O DTSCA comuta, automaticamente, para a segunda cópia, se um erro ou um AIS fordetectado em uma cópia de sinal comutada diretamente. Se forem detectados erros nas duascópias, a comutação é suprimida. O sistema de Controle dispara o DTSCA para inserir um AISna direção da transmissão. Os erros de transmissão e a comutação automática são reportadosao sistema de Controle.

1641 SX 19/06/00 10-15

4.2.2 DESMAPEAMENTO E GERAÇÃO DO SINAL DE TRANSMISÃO

Os sinais são agora processados na ordem reversa, a partir da direção da recepção, isto é:

− Desmapeamento do sinal GTI dentro dos dezesseis TUG-22** do Mixer.

− Desmapeamento no S2231de cada dois TUG-22* em oito sinais plesiócronos de 2 Mbit/s.Um erro de transmissão detectado estabelece o “bit” FERF na direção da recepção. Caso alimiar do erro de paridade seja excedido, o “bit” FEBE é estabelecido na direção darecepção. O “bit” FERF, o “bit” FEBE e o AIS DU-12 da parte de contador síncrono sãoavaliados e o resultado é transmitido para o sistema de Controle.

− Multiplexação no S2231de oito sinais de 2 Mbit/s em dois sinais de 8 Mbit/s.

− Transmissão de dezesseis sinais TX8D da ETB para o IOB2, dois dos quais conduzidos paraa IOB2#8 e que são, por conseguinte, normalmente redundantes.

− Demultiplexação de cada dois sinais de 8 Mbit/s em oito sinais de 2 Mbit/s.

− Conversão de código binário / HDB3.

− Conversão de nível e desacoplamento de sinais de teste para o soquete no painel frontal.


O controle do sub-bastidor pertence ao sistema de Controle. Este capítulo descreve apenasaquelas funções necessárias ao entendimento da operação do I/O2.

O sub-bastidor é controlador pela Placa de Processador de Satélite (SPB), que recebecomandos de controle do Sub-Bastidor da Unidade Administrativa UAS-S. Todas as SPBs sãoencadeadas ao barramento-AUS e são acessadas pelos seus endereços a partir da AU. Esseendereço é pré-definido pelos comutadores DIP, localizados na RIM do painel traseiro. As duasSPBs de um sub-bastidor duplo operam de forma redundante, isto é, a falha da SPB ativa fazcom que a SPB redundante assuma o controle do sub-bastidor duplo.

A SPB acessa o nível mais baixo de controle das placas, que - dependendo da extensão dafunção de controle - consiste em:

− Elemento de Processamento da Placa de Usuário (UBPE) nas ETBs, disparado viabarramento-P (circuito em quatro fios, HDLC)

− ASIC da Interface do Sistema de Controle (CSIFA) cada um no IOB2, disparado dos UBPEsnas ETBs por um barramento-I2C

− Uma interface de controle com funções comparáveis ao CSIFA na PCB, disparada viabarramento-S (circuito em três fios, I2C)

− Um Módulo Inventário Remoto (RIM) nos Conversores (CONV) e o painel traseiro, disparadovia barramento-R.

10-16 3AL 68848 ACAA

Figura 6 Redundância de Controle no Sub-Bastidor Duplo

Existem dois barramentos-P e dois barramentos-S em cada sub-bastidor, onde barramento A édisparado pela SPB do mesmo sub-bastidor e barramento B pela SPB do sub-bastidorassociado. Ambos os sistemas de barramento são separados; UBPE e CSIFA estão, porconseguinte, equipados com duas conexões de barramento. Um par de barramentos-Sadicionais, C e D, não é usado no IOS2. Existe apenas um sistema de barramento-S por sub-bastidor que pode, também, no entanto, ser operado pela SPB do sub-bastidor associado(circuito em três fios, I2C).

4.4 DISTRIBUIÇÃO DE RELÓGIO

A distribuição de relógio da parte funcional pertence ao sistema de Geração e Distribuição derelógio, com uma descrição funcional separada. Este capítulo descreve apenas aquelas funçõesnecessárias ao entendimento do sistema I/O2.

Via cabo blindado em dois-fios, a Placa de Relógio Mestre (MCB) fornece a distribuição derelógio na PCB, com a CI do relógio de sistema de 155.52 MHz, modulado com o relógiomultiquadro de 166.67 Hz. As duas PCBs de um sub-bastidor operam de forma redundante, istoé, qualquer uma pode assumir o fornecimento de relógio dos dois sub-bastidores.

O distribuidor de relógio fornece, ao todo, oito sinais de relógio. Os sinais CO1 ... CO3 são paraas ETBs do mesmo sub-bastidor, os sinais CPO1 ... CPO4 são transmitidos para o sub-bastidorassociado, via cabo blindado em dois-fios. Um sinal de relógio é requerido pela própria PCB.

1641 SX 19/06/00 10-17

O Circuito de recepção de relógio e Quadro (CFC) na ETB e na PCB recebe das duas PCBs osinal de relógio modulado e desmodula o relógio multiquadro de 166.67 Hz para 48 quadrosGTI. Adicionalmente, são gerados para quatro quadros GTI, o “nibble clock” de 38.88 MHz, orelógio de quadro de 8 kHz do sinal GTI e o relógio multiquadro de 2 kHz.


Cada IOS2 contém dois Conversores CONV, que suprem as outras placas do sub-bastidor comduas tensões de operação U1 A,B e U2 A,B. Por questões de redundância, existe um conjuntodual de saídas U1 e U2. Os conversores são conectados, via disjuntores no painel de fusíveis,às tensões de alimentação -UBA, -UBB (-48 V ou -60 V) e +UB (Retorno de Bateria). As tensõesde saída U1A,B são +5.6 V e U2A,B = -5.1 V.


10-18 3AL 68848 ACAA

A Figura 7 ilustra as áreas de alimentação dos diferentes conversores. As placas de um sub-bastidor duplo necessitam apenas da fonte de alimentação dos três conversores; o quarto ficadisponível como redundância reserva ativa. CONV#1 e CONV#3 suprem as placas à esquerdados mesmos sub-bastidores. CONV#2 supre as placas à direita, ambas do mesmo sub-bastidore do sub-bastidor associado. CONV#4 é conectado a todas as placas e - se algum conversorfalhar - assume a alimentação dessa área.

Em ambos os casos, a ligação dos conversores à esquerda, ilustrada na Figura 8 à frente, éigual: as tensões de operação U1A e U2A são diretamente conectadas às ligações do paineltraseiro. A conexão de CONV#2 ou CONV#4, ilustrada na Figura 8 atrás, é diferente; suassaídas de tensão de operação U1AB e U2AB são, por conseguinte, conduzidas para o lado detrás do sub-bastidor. Quando comutadas como CONV#2, essas saídas são conectadas, viacabos, às conexões U1AA e U2AA e quando comutadas como CONV#4, às conexões U1B eU2B (nos dois sub-bastidores).


A tabela a seguir estabelece os símbolos para as conexões das tensões de operação e dealimentação conduzidas ao painel traseiro.



dos disjuntores

U1B Entrada de redundância U1U1AB Saída U1 do CONV#2 ou CONV#4U2AB Saída U2 do CONV#2 ou CONV#4U2B Entrada de redundância U2U1AA Entrada U1 para área de fonte de alimentação CONV#2U2AA Entrada U2 para área de fonte de alimentação CONV#2

1641 SX 19/06/00 10-19


10-20 3AL 68848 ACAA

Documents

Rel 5.3-2 CL1_Manual de Sistema