,::. . , ... ... .. ,

. . ..,..

S.E.P S.E.I,.T.. , , D.G.1.T

CENTRO DE NACIONAL DE INVESTIGACION Y DESARROLLO TECNOLOGICO

cenidet

“ESTUDIO E IMPLEMENTACION DE UN RECTIFICADOR DE ALTA CALIDAD CON RAPIDA REGULACION DEL

VOLTAJE DE SALIDA”

TESIS QUE PARA OBTENER EL GRADO DE MAESTRO EN CIENCIAS EN INGENIERIA ELECTRONICA

. PRESENTA:

JOSE ANTONIO BERISTAIN JIMENEZ Ingeniero en Electrónica por el

InstitutoTecnológico de Orizaba

DIRECTORES DE TESIS

DR. ABRAHAM CLAUD10 SANCHEZ DR. ELIAS JOSE JUAN RODRIGUEZ SEGURA

CUERNAVACA, MOR.

S.E.P. S.E.1.T S.N.1.T

CENTRO NACIONAL DE INVESTIGACI~N Y DESARROLLO TECNOL~GICO ceiiidet

ACADEMIA DE LA MAESTR~A EN ELECTR~NICA

FORMA R11 ACEPTACION DEL TRABAJO DE TESIS

Cuemavaca, Mor.

Dr. Juan Manue’l Ricaño Castillo Director del cenidet Presente

Jefe del Depto. de Electrónica At’n. Dr. Jaime E. Arau Roffel

Después de haber revisado el trabajo de tesis titulado: “Estudio e implementación de un rectificador de alta calidad con rápida regulación del voltaje de salida”, elaborado por el alumno José Antonio Beristáin Jiménez, bajo la dirección del Dr. Elías José Juan Rodriguez Segura, el trabajo presentado se ACEPTA para proceder a su impresión.

A T E N T A M E N T E

C.C.P.: Dr. Abraham Claudio Sánchez / Pdte. de la Academia de Electrónica Ing. Jaime Rosas Álvarez / Jefe del Depto. de Servicios Escolares Expediente.

INTERIOR INTERNADO PALMIRA S/N. CUERNAVACA. MOR. MEXICO AP 5-164 CP 62050. CUERNAVACA, TELS. (73112 2314.12 7613.18 7741, FAX (73) 12 2434 Dr. Joirne Arou Roffiel/Jefedel Depto de Electrónico EMAlL iarau@cenidet.edu.mx cenidet

SIP Centro Nacional de Investigación y Desarrollo Tecnológico

Cuernavaca, Morelos

Ing. José Antonio Beristáin Jiménez Candidato al grado de Maestro en Ciencias en Ingeniería Electrónica Presente

Después de haber sometido a revisión su trabajo final de tesis titulado: “ESTUDIO E IMPLEMENTACIÓN DE UN RECTIFICADOR DE ALTA CALIDAD CON RÁPIDA REGULACIÓN DEL VOLTAJE DE SALIDA’, y habiendo cumplido con todas las indicaciones que el jurado revisor de tesis le hizo, le comunico que se le concede autorización para que proceda a la impresión de la misma, como requisito para la obtención del grado.

Reciba un cordial saludo.

C.C.P. expediente.

INTERIOR INTERNADO PALMIRA S/N. CUERNAVACA. MOR. MLWCO AP 5-1 64 CP 62050. CUERNAVACA. TELS. 1731122314. 127613. 187741. FAX 1731 122434 Dr. Jaime Arau Roffiel/Jefe del Depto dé Electrónica EMAlL iarau@cenidet.edu.mx cenidet

t

DEDICATORIA

A mis padres Linoy María Felipa a Quienes debo todo lo Que soy

A mis hermanos: Roberto, Cabrielay David

A mis Queridos sobrinos: Andrea y Robertito

A mis abuelitas: Celsa, losefa y Dolorest

A mis abuelitos: Davidt, Rufinot

A todos mis tíos

Y a Silvia por su apoyo incondicional

i

AGRADECIMIENTOS

Quiero agradecer a mis asesores: Dr. Abraham Claudio Sánchezy Dr. Elías José Juan Rodríguez Segura, por su apoyo durante la realización de esta Tesis.

Agradezco asimismo a los revisores: Dr. Víctor Manuel Cárdenas Galindo, Dr. Carlos Aguilar Castilloy Dr. Mario Ponce Silva por su contribución a este trabajo. Muchas Gracias.

A todos mis maestros Que me impulsaron a salir adelante

A mis amigos de generación: Amín, Carlos, Eduardo, Freddy, Javier, Jorge, Pedro, Ricardo y Rubén por apoyarmey brindarme su amistad

A mis compañeros de trabajo: losé Manuel, Manuel, Ricardo, Rafael, Gabriel, Andrés y Enriaue, por la aceptación dentro de su grupo de trabajo.

Gracias al Consejo Nacional de Ciencia y Tecnología; al Centro Nacional de Investigación y Desarrollo Tecnológico y al Instituto Tecnológico de Sonora por el apoyo económico y las facilidades Que me brindaron.

.. I1

TABLA DE CONTENIDO

TABLA DE CONTENIDO LISTA DE FIGURAS LISTA DE TABLAS SlMBOLOGlA RESUMEN INTRODUCCION OBJETIVOS

CAPITULO I CORRECCIÓN DEL FACTOR DE POTENCIA EN ESQUEMAS DE ALIMENTACION CON RAPIDA RESPUESTA DINAMICA.

1 .I Introducción 1.2 Antecedentes generales 1.3 Correctores reguladores del factor de potencia en estructuras simples

1.3.1 PRC+Puente completo 1.3.2 Rectificador de alta calidad Integrado (IHQRR) 1.3.3 Rectificador "Dither" 1.3.4 Convertidor Boost-Flyback

1.4 Corrección del factor de potencia en paralelo 1.5 Post-regulador reductor de dos entradas con C.F.P. 1.6 Rectificador corrector del factor de potencia 1.7 Resumen de alternativas 1.8 Propuesta de solución

CAPITULO II TOPOLOGIA PROPUESTA

2.1 Introducción 2.2 Estructura general del convertidor propuesto 2.3 Teoría de operación de la etapa de potencia 2.4 Análisis en régimen permanente del rectificador flyback 2.5 Análisis en régimen permanente del post-regulador two-input buck 2.6 Rectificador flyback y post-regulador two-input buck en una sola estructura compartiendo un solo control

CAPITULO 111 ASPECTOS CRlTlCOS DE DISEÑO

3.1 Introducción 3.2 Especificaciones de la norma europea IEC 1000-3-2 3.3 Aspectos críticos de diseño

3.3.1 Variaciones del voltaje en Cl y C2 en función de LI 3.3.2 Diseño del transformador flyback y de los dispositivos semiconductores de potencia utilizados en la implementación 3.3.3 Cálculo del capacitor CI, C2, C, y del filtro de entrada 3.3.4 Influencia de las variaciones de VCI y Vc2 en la distorsión

iii iv vi vi

viii

xi X

12 13 14 15 16 17 17 18 19 20 21 22

24 25 27 28 33

36

38 39 40 40

42 45

... 111

armónica total 3.3.5 Diseño térmico

CAPITULO IV COMPENSADOR

ANALISIS A SEÑAL PEQUEÑA Y DISENO DEL

4.1 Introducción 4.2 Análisis a señal pequeña 4.3 Análisis de estabilidad

CAPITULO V ANALISIS DE RESULTADOS DE INVESTIGACION

5.1 Introducción 5.2 Especificaciones del prototipo implementado 5.3 Formas de onda de voltaje y corriente de entrada 5.4 Factor de potencia, distorsión armónica total y eficiencia del convertidor 5.5 Armónicos del convertidor vs. valores establecidos por la norma IEC

5.6 Variaciones de voltaje en el capacitor CI 5.7 Respuesta dinamica

CAPITULO VI CONCLUSIONES Y PROPUESTA DE TRABAJOS FUTUROS

1000-3-2

6.1 Conclusiones generales 6.2 Conclusiones particulares 6.3 Propuesta de trabajos futuros 6.4 Publicaciones

REFERENCIAS

LISTA DE FIGURAS

Figura 1.1. Solución activa de corrección del factor de potencia en dos etapas

47 48

56 57 65

72 73 74

76

77 79 80

79 79 80 81

82

14 d é conversión Figura 1.2. Estructura general de correctores-reguladores del factor de potencia empleando estructuras simples Figura 1.3. Convertidor PRC-Puente completo Figura 1.4. Convertidor IHQRR, BlFRED Figura 1.5. Rectificador Dither Figura 1.6. Convertidor S 2 / p Figura 1.7 Convertidor en paralelo Figura 1.8 Procesamiento de potencia en el post-regulador tibuck Figura 1.9 Topología two-input buck Figura 1 .IO Transformador inteligente

15

16 17 17 18 19 19 20 20

iv

Figura 1 .I 1 Topología propuesta 23 Figura 2.1 Diagrama a bloques del convertidor propuesto. 26 Figura 2.2 Rectificador flyback 26 Figura 2.3 Post-regulador two-input buck 26 Figura 2.4 Circuito equivalente durante el tiempo de encendido. 27 Figura 2.5 Circuito equivalente durante el tiempo t i 28

28 Figura 2.7 Formas de onda del voltaje de entrada y la corriente en Li y L3 29 Figura 2.8 Circuito equivalente en el tiempo t i 31

35 Figura 2.10. Circuito equivalente de un tibuck en MCC durante el tiempo de

Figura 2.1 1. Circuito equivalente de un tibuck en MCC durante el tiempo de

Figura 2.12. Rectificador flyback y tibuck en una etapa Compartiendo el control 37 Figura 3.1 Envolvente de la corriente de entrada para definir una forma de onda “especial” y para clasificar al equipo como clase D 40 Figura 3.2 Variaciones del voltaje en CI en función de VCI y V, 42

49 Figura 3.4 Corriente de entrada del convertidor como función del rizo de

49 Figura 3.5 Modelo térmico de la ecuación (3.42) 51 Figura 3.6 Pérdidas por conducción en el mosfet Q3 52

53 57 59 60 60 61 62 64 67 68 69 70 70 71 75 75 76 76 77 80 80 81

Figura 2.6 Circuito equivalente del tiempo t z

Figura 2.9 Formas de onda de la corriente en Lo

encendido de Q1 35

apagado de Q1 35

Figura 3.3 Rizo de voltaje en los capacitores CI y CZ

voltaje de los capacitores CI y CZ

Figura 3.7 Traslape de corriente y voltaje en el apagado de QI Figura 4.1 Convertidor de salida a) dTs b) (I-d)Ts Figura 4.2 Circuito no lineal equivalente Figura 4.3 Circuito no lineal equivalente utilizando un transformador Figura 4.4 Circuito no lineal utilizando fuentes dependientes Figura 4.5 Circuito no lineal equivalente utilizando fuentes dependientes Figura 4.6 Circuito final equivalente del convertidor de salida Figura 4.7 Diagrama a bloques del convertidor con control modo voltaje Figura 4.8 Diagrama a bloques de un sistema de control a lazo cerrado Figura 4.9 Filtro de salida Figura 4.10 Respuesta en frecuencia del filtro de salida Figura 4.1 1 Red de compensación Figura 4.12 Respuesta en frecuencia de la red de compensación Figura 4.1 3 Magnitud de respuesta del convertidor a lazo cerrado Figura 5.1 Voltaje y corriente de entrada en el prototipo experimental Figura 5.2 Voltaje de salida y voltajes en CI y CZ

Figura 5.5 Factor de potencia

Figura 5.3 Eficiencia del prototipo Figura 5.4 Distorsión armónica total en el circuito

Figura 5.6 Variaciones en el voltaje de C1 en función de la corriente de salida Figura 5.7 Voltaje en el capacitor C2 en función de la corriente de salida Figura 5.8 Respuesta transitoria del convertidor

V

LISTA DE TABLAS

Tabla 1 .I Resumen de alternativas en estructuras simples Tabla 1.2 Comparación de alternativas de postreguladores Tabla 1.3 Transformador inteligente Tabla 5.1 Lista de componentes de la etapa de potencia Tabla 5.2 Armónicos Vin= 90 Vrms, Po = 100 W Tabla 5.3 Armónicos Vin= 110 Vrms, Po = 100 W Tabla 5.4 Armónicos Vin= 130 Vrms, Po = 100 W

SIMBOLOGíA

21 21 22 73 78 78 79

tibuck RF DAT FP CD CA CFP Buck Boost Flyback Fig. TF c1

c2 c o Do Lo, L Qi,Q2 vi, v x DI, 02, D3, D4 Lf Cf Ll ,L2<L3,L4 ton toff Ts Re lip liavg VQ3rnax VP il 12 i3 i4

Buckdedosentradas Rectificador fiyback Distorsión armónica total Factor de potencia Corriente directa Corriente alterna Corrección del factor de potencia Reductor Elevador Convertidor reductor-elevador aislado Figura Transformador fiyback Capacitor del tibuck Capacitor del tibuck Capacitor del filtro de salida Diodo del tibuck Inductor del filtro de salida Interruptores del RF Voltaje de línea de entrada Diodos del RF Inductor del filtro de entrada Capacitor del filtro de entrada lnductancias del TF Tiempo de encendido de los interruptores Tiempo de apagado de los interruptores Periodo de conmutación Resistencia efectiva del RF Corriente de entrada pico Corriente de entrada promedio Voltaje máximo en el interruptor Q3 Voltaje pico de entrada Corriente en Ql Corriente en QZ Corriente en D3 Corriente en 0 4

vi

!PI

!P2 ‘P3 ip4

IiWg t AI Pent Po v o lo Iaimis Iazmis VD3B VD4B Avci AVcz

AI PD AT c RO TA TC TJ ROJC encapsulado ROCS disipador ROSA ambiente PcondQ3

PDi PDai XI XZ rse frse fc

AVco

PDo

Corriente pico en Ql Corriente pico en QZ Corriente pico en Q3 Corriente pico en Q4 Corriente promedio de entrada Tiempo Incremento de la corriente en Lo Potencia de entrada del convertidor Potencia de salida del convertidor Voltaje de salida del convertidor Corriente de salida del convertidor Valor efectivo de la corriente en QI Valor efectivo de la corriente en Q2 Voltaje de bloqueo de D3 Voltaje de bloqueo de D4 Incremento en el voltaje de C, Incremento en el voltaje de CZ Incremento en el voltaje de C, Incremento en la corriente de Lo Potencia disipada Incremento de temperatura Sumatoria Resistencia térmica total Temperatura ambiente Temperatura del encapsulado Temperatura de unión Resistencia térmica de la Unión al

Resistencia térmica del encapsulado al

Resistencia térmica del disipador al

Pérdidas por conducción de Q3

Potencia disipada en Do Potencia disipada en DI Potencia disipada en QI Corriente en QI Corriente en QZ Resistencia serie de C, Frecuencia de rse Frecuencia de corte del filtro de salida

RESUMEN

El aumento del costo-volumen así como la reducción de la eficiencia son puntos muy importantes que deben tomarse en cuenta en el diseño de fuentes de alimentación de baja potencia. En respuesta a esto se propone una topologia de fuente de alimentación que presenta una nueva forma de rectificación con corrección del factor de potencia en la etapa de entrada y que utiliza un post-

viii

regulador altamente eficiente en la etapa de salida. Como resultado, se obtiene un circuito en el cual se introduce la corrección del factor de potencia y, debido a que se utiliza un post-regulador con las características ya señaladas, se reducen las pérdidas en el circuito, se aumenta la eficiencia y se obtiene una buena respuesta dinámica. Por otro lado, ya que son dos etapas en cascada se esperaría tener dos controles. Sin embargo, se propone utilizar un único control para las dos etapas.

A continuación se realiza un breve resumen del contenido de la tesis.

En el capítulo 1 se aborda la revisión del estado actual en fuentes de alimentación con corrección del factor de potencia con rápida respuesta dinámica. Se exponen las topologías que buscan integrar las dos etapas (corrector más regulador) en una sola etapa de conversión, se presenta la estructura en paralelo con la que se busca una mayor eficiencia. Se realiza un resumen de las características de las topologias que se analizaron y finalmente se propone un interesante esquema de alimentación con corrección del factor de potencia y rápida respuesta dinámica, utilizando el rectificador flyback y el post-regulador tibuck (fwo-input buck, convertidor reductor de dos entradas).

En el capítulo 2 se presenta la teoría de operación de la etapa de potencia. En primer lugar se analiza al rectificador flyback como corrector del factor de potencia y al post-regulador tibuck para mejorar la eficiencia y la respuesta dinámica del convertidor propuesto. Más adelante se plantean las condiciones necesarias para utilizar al rectificador flyback y al post-regulador tibuck compartiendo un control simple. Se realiza el análisis del convertidor en estado estable, un modelado matemático y un análisis de estabilidad, definiendo la estrategia de control a seguir.

En el capítulo 3 se da un resumen de las especificaciones de la norma internacional IEC 1000-3-2 la cual establece el límite de armónicos inyectados a la línea de alimentación por equipos electrónicos. Otros aspectos importantes son el diseño del transformador, diseño del filtro de entrada, las variaciones de los buses de voltaje Vci y VC2, esfuerzos en tensión y corriente de la topología y las características que debe de cumplir el circuito propuesto para utilizarlo en condiciones de tensión universal en la entrada.

Para analizar los beneficios que se obtienen mediante el desarrollo de la topología propuesta, en el capítulo 4 se analizan los resultados experimentales que se obtuvieron mediante la implementación en circuito impreso del prototipo. Se muestran gráficas de voltaje y corriente de entrada, voltaje de salida, voltaje en los capacitores, distorsión armónica total y del factor de potencia, además se muestran los resultados de respuesta dinámica ante conmutación de carga.

Finalmente se dan las conclusiones del trabajo, indicando las áreas de aplicación, tendencias futuras y los logros obtenidos durante la realización de la presente tesis.

ix

INTRODUCCION

Dentro de la electrónica de potencia, el desarrollo de las investigaciones sobre fuentes de alimentación conmutadas en estos Últimos años se ha enfocado fuertemente al desarrollo de topologías correctoras del factor de potencia altamente eficientes, desarrollando esquemas que establecen un compromiso en mejorar la eficiencia así como lograr un alto factor de potencia con una rápida regulación del voltaje de salida sin afectar sus prestaciones.

La estructura típica de un convertidor con corrección del factor de potencia (CFP) y rápida respuesta dinámica (convertidor CDICD) está basada en la conexión en cascada de ambas etapas de conversión, sin embargo esta estructura incrementa el tamaño, el costo y la complejidad del sistema, además reduce la eficiencia.

Para simplificar el sistema de dos etapas en cascada se integran estas en una sola etapa de conversión, con un solo interruptor de potencia, lo que nos muestra los esfuerzos que se están realizando dentro de esta área de investigación.

X

OBJETIVO GENERAL Y OBJETIVOS PARTICULARES

Objetivo general

Estudiar, diseñar e implementar una nueva topología de conversión CNCD de alta calidad de la corriente de entrada con rápida regulación del voltaje de salida.

Objetivos particulares

Estudiar e implementar una nueva topología de corrección del factor de potencia "Rectificador Flyback".

Asimilar la tecnología tibuck para mejorar la respuesta dinámica de salida en esquemas de corrección del factor de potencia.

Establecer las características de operación y los aspectos importantes de diseño de la nueva topología a implementar.

Diseñar e implementar un prototipo (rectificador flyback - tibuck) que introduzca la corrección del factor de potencia en el rectificador, y que presente una rápida regulación del voltaje de salida.

9 9 - 0 6 2 2 xi

Capiiulo I Cenidei

Capítulo I CORRECCION DEL FACTOR DE POTENCIA EN ESQUEMAS DE ALIMENTACION CON RAPIDA RESPUESTA DINAMICA.

1.1 Introducción

En este capítulo se revisa el estado actual de las fuentes de alimentación que utilizan correctores del factor de potencia con rápida respuesta dinámica, se muestran las topologías que buscan integrar las dos etapas (corrector más regulador) en una sola etapa de conversión, se analiza la estructura en paralelo utilizada para obtener mayor eficiencia, se realiza también un resumen de las caracteristicas de las topologias que se analizaron y finalmente se propone un nuevo esquema de alimentación con corrección del factor de potencia y rápida -respuesta dinámica, utilizando el rectificador flyback y el post-regulador tibuck.

12

Capitulo I Cenidet

1.2 Antecedentes Generales

La mayoría de los equipos electrónicos presentan en su entrada una etapa de conversión CNCD, la cual esta conformada por un puente de diodos y un filtro tipo capacitivo. Esta estructura presenta algunas ventajas, principalmente su economía y robustez. Sin embargo, tiene un bajo factor de potencia (FP= 0.5-0.7) y un alto contenido de armónicos en corriente (Distorsión Armónica Total al 100%) debido a que los diodos del puente rectificador sólo conducen cuando el capacitor repone su carga. El presentar un bajo factor de potencia ocasiona que la energía demandada a la línea de alimentación no se aproveche correctamente, Io que afecta directamente en el costo de generación de energía eléctrica. Esto ha originado la creación de normas y estándares, como la norma europea IEC1000-3-2, utilizada para establecer el límite de armónicos inyectados a la línea de alimentación por un equipo electrónico. En respuesta a Io anteriormente planteado se han generado alternativas para mejorar el FP y reducir la distorsión armónica total (DAT). Naturalmente, el mejorar el FP y la DAT implica la modificación del esquema tradicional,

Se ha experimentado con esquemas pasivos basados en la adición de filtros LC para disminuir el contenido armónico y aumentar el factor de potencia, obteniendo resultados satisfactorios [I]. Sin embargo, debido a que estos filtros son diseñados a bajas frecuencias, su volumen y su costo se incrementan considerablemente. Por otro lado, las estructuras activas permiten obtener valores del factor de potencia casi unitarios con bajo contenido armónico, aunado a esto se puede manejar un amplio rango de tensión de entrada y de salida, además de conseguir un menor volumen en los elementos reactivos por ser diseñados a mayor frecuencia.

Los convertidores CDlCD deben de cumplir con ciertas condiciones que le permitan funcionar como correctores del factor de potencia [2]. Las topologías que cumplen estas condiciones son la elevadora, reductora-elevadora y las topologías derivadas de la reductora-elevadora como la Z f TA, Cuk, SfPiC y Flyback.

El control de un convertidor CDlCD como corrector del factor de potencia ("emulador de resistencia") debe satisfacer dos condiciones. En primer lugar, el control debe hacer que la corriente de entrada del convertidor sea una senoide rectificada; esto se puede lograr mediante la realización de un lazo de retroalimentación de corriente de entrada cuya referencia sea una senoide rectificada, o en algunas topologías operando en modo de conducción discontinuo, y en segundo lugar, el control debe forzar a que la tensión de salida sea la deseada, lográndolo con un lazo de retroalimentación de voltaje de salida que obligue a que ésta sea constante [3].

Existen dos formas de realizar el control para corregir el factor de potencia en convertidores conmutados: el control por multiplicador y el control por seguidor de tensión como se describe en [4]. Para utilizar el control por multipiicador no se necesita ninguna característica especial del convertidor, por otro lado; al hacer uso del control por seguidor de tensión es necesario que la topología trabaje en modo de conducción discontinuo. Por

13

Capitulo I Cenidet

otro lado a fin de corregir el FP es necesario que, tanto en el control por muitiplicador como en el control por seguidor de tensión, el voltaje de error se mantenga Constante en un semiciclo de línea. Para llegar a esto, es necesario filtrar el rizado del doble de la frecuencia de la red que se encuentra presente a la salida del convertidor, lo que se logra colocando un filtro pasa bajos diseñado a un décimo de la frecuencia de línea. La presencia de este filtro en el lazo de retroalimentación ocasiona una respuesta lenta del sistema ante cambios de carga, además de contener un alto rizo de la segunda armónica (120 Hz).

L~~ inconvenientes antes mencionados se pueden resolver conectando en cascada una etapa de conversión CDlCD como regulador, la cual se encargara de reducir el voltale de salida a la tensión requerida por la aplicación y obtener una buena respuesta dinámica ante variaciones de carga y de linea. Este esquema puede obtener valores de factor de potencia casi unitarios y valores de contenido armónico por debajo del 5%, con una rápida respuesta ante transitorios. El esquema típico de un convertidor corrector del factor de

.potencia con buena dinámica se presenta en la Fig. 1.1.

AI adicionar la etapa de regulación al esquema activo de corrección del factor de potencia, se incrementa el tamaño, el costo y la complejidad del sistema, al mismo tiempo que la eficiencia se reduce debido a que la energía se procesa dos veces.

vin R L

Fig. 1.1 Solución activa de corrección del factor de potencia en dos etapas de conversión [5]

1.3 Correctores reguladores del factor d e potencia en estructuras simples

Con el objetivo de reducir la complejidad, el volumen, el costo y elevar la eficiencia de los sistemas de alimentación con corrección del factor de potencia (CFP) en dos etapas, se han desarrollado esquemas de alimentación que integran ambas etapas de conversión, convertidor corrector del factor de potencia y convertidor regulador, en una sola etapa de potencia. La estructura general de estas topologías se presenta en la Fig. 1.2.

14

Capitulo I Cenider

2 Convertidor Convertidor CDlCD

Regulador

Vref

Fig. 1.2 Estructura general de correctores-re&ladores del factor de Potencia empleando estructuras simples [6]

En la literatura [7-181 se presentan diversos trabajos que se han realizado tratando de mejorar el desempeño del convertidor integrando las dos etapas de conversión, para obtener un menor costo además de mejorar su eficiencia y respuesta dinámica. A continuación se exponen algunas estructuras que presentan estas caracteristicas, resaltando las más importantes.

1.3.1 PRC + Puente completo

Una de las alternativas para llevar a cabo la integración de ambos convertidores (CFP y el convertidor regulador CDICD) en una sola etapa de potencia, consiste en emplear dos convertidores CDlCD los cuales emplean un bus intermedio de CD (Vbus) para alimentarse, al mismo tiempo que comparten dos de los interruptores de potencia, Fig. 1.3. En esta figura la estructura que se encuentra entre el puente rectificador y el capacitor de almacenamiento de energía es un convertidor elevador resonante con carga en paralelo (boost PRC), encargado de corregir el factor de potencia de manera natural, mientras que la etapa de potencia presenta una configuración de puente completo alimentada en voltaje, la cual con un control independiente del corrector del factor de potencia boost PRC, logra la tensión adecuada y un amplio ancho de banda en el lazo de retroalimentación. El circuito completo presenta valores de factor de potencia mayores al 0.95 con valores de distorsión armónica total inferiores al 15%, además de que se consigue una rápida regulación del voltaje de salida. Sin embargo esta solución tiene el inconveniente de presentar altos esfuerzos eléctricos debido a que la etapa del boost resonante en paralelo presenta altos picos de voltaje, lo que repercute en la eficiencia total del sistema. Aunado a ello, la existencia de dos etapas de control para poder tener una rápida respuesta dinámica, hace que la complejidad y el costo se incrementen. El rango de Potencia del circuito es de 50-250 Wats. La eficiencia total del convertidor es del 60 %, 171.

15

Capiiulo I Cenidef

Fig. 1.3 Convertidor PRC-Puente completo [8]

r

Fig. 1.3 Convertidor PRC-Puente completo [8]

I

1.3.2 Rectificador de alta calidad integrado ( lHQRR )

Tratando de mejorar el esquema anterior, se han introducido nuevas topologías de CFP y rápida regulación en una etapa de conversión, mismas que sólo necesitan una etapa de control. Generalmente estos convertidores utilizan un capacitor de almacenamiento para manejar la diferencia entre las variaciones instantáneas de potencias de entrada y la potencia de salida constante. Dentro de estas estructuras están los rectificadores- reguladores de alta calidad integrados (IHQRR), Fig. 1.4, alternativa interesante que puede ser implementa con un solo interruptor y un control sencillo [9]. Normalmente los iHQRR incorporan al convertidor Boost con varios convertidores CDlCD en una etapa.

Debido a que el convertidor Boost trabaja en modo de conducción discontinuo y el convertidor CDlCD que opera como regulador está trabajando en modo de conducción continua, el voltaje en el capacitor de almacenamiento, C,, es fuertemente dependiente de la corriente de carga. Por lo tanto, el tamaño del capacitor es una función de la corriente de carga, siendo más significativo este problema a baja carga, debido a esto los lHQRR sufren de altos esfuerzos sobre el capacitor de almacenamiento y consecuentemente sobre los semiconductores del lado del primario [IO].

Dicho problema hace necesaria la búsqueda de una solución para limitar el voltaje del capacitor, lo que se puede lograr por medio de un circuito de control a frecuencia variable que permita su aplicación bajo cualquier condición de potencia de salida o voltaje de entrada. Sin embargo el utilizar este tipo de control, provoca un incremento en su costo, además de que la respuesta dinámica se reduce. Con esta estructura se obtiene un factor de potencia de 0.98 y una DAT de 16 %. Las condiciones de operación de este convertidor son: potencia de salida, 40W, voltaje de entrada, 110 V, voltaje de salida, 20 V.

16

Capitulo I Cenidef

I I I

Fig. 1.4 Convertidor IHQRR, BFf?!3[111

1.3.3 Rectificador "Dither"

Otra estructura de convertidores conmutados de una Sola etapa de conversión, se basa en el efecto Dither de linealización de funciones no lineales [12]. El circuito propuesto (Fig. 1.5) utiliza este principio para iineaiizar la zona muerta la cual está presente en la entrada del capacitor y del rectificador. La principal característica de este método es su estructura simple. Sin embargo presenta el mismo inconveniente que los IHQRR a baja carga, por lo que su uso se limita a operarlo en un rango de operación reducido. Este esquema presenta un factor de potencia de 99.2% y una distorsión armónica inferior al 9%, con un voltaje de salida de 5 V, y una potencia de salida de 50 W, teniendo una eficiencia de 7 8.9%.

vi f-=q#i&$--jJRL f!Q

D1 D3

Fig. 1.5 Rectificador Dither[l3]

1.3.4 Convertidor "Boost-Flyback"

Por otro lado, la estructura S IP ("Single-Stage Isolated Power-factor-corrected Power Supply'? [I41 deja ver que al combinar las topologías boost y flyback compartiendo el mismo interruptor de potencia, éstas conservan su estructura original. AI trabajar ambas etapas en modo de conducción discontinuo, la corriente de carga no depende del capacitor de almacenamiento de energía, reduciéndose así los niveles de voltaje en el capacitor CI, esto debido a que existe un balance de ener ¡a inherente a las variaciones

discontinuo, se garantiza que la primera etapa corrige de manera natural el factor de potencia dado que el valor medio de la corriente en su entrada es proporcional a la tensión de entrada siempre que se mantenga el ciclo de trabajo constante, y que la segunda etapa Presente una rápida respuesta dinámica ante variaciones de carga y de línea, ya que el ancho de banda del lazo de retroalimentación es lo suficientemente grande para

2 2

de la carga. AI operar las dos etapas de la estructura S 9 /p en modo de conducción

17

Capitulo I Cenidet

reaccionar ante cambios de carga de un mínimo a un máximo y viceversa, sin afectar el valor de distorsión armónica. Para verificar las características de funcionamiento del convertidor en [I41 se implementó un circuito con una potencia de salida de 100 W a 50 V de voltaje de salida, obteniendo un factor de potencia de 0.98, distorsión armónica de 21% y una eficiencia de 80%.

L1 u 1 D3 I

Fig. 1.6 Convertidor S21p [I51

1.4 Corrección del factor de potencia en paralelo

Un esquema que se propone en la literatura para tener una buena dinámica y mejorar la eficiencia, introduce el concepto de corrección del factor de potencia en paralelo [16], como se muestra en la Fig. 1.7. Esta idea se basa en que no toda la energía necesita ser procesada dos veces. Es decir, para lograr un alto factor de potencia y una buena regulación del voltaje de salida, aproximadamente el 68% de la potencia de entrada promedio puede alcanzar la salida sin ser procesada dos veces, y sólo el 32% restante de la potencia, la cual es la diferencia entre la potencia de entrada y la potencia de salida en una mitad de ciclo de línea, necesita ser procesada dos veces.

En estos esquemas la eficiencia de la primera etapa es de 96%, y la eficiencia de la segunda etapa es de 94%, teniendo como resultado una eficiencia de 90% [17]. Sin embargo, el transformador de aislamiento necesita estar presente en ambas etapas, por lo que el convertidor sería recomendable donde los niveles de potencia sean lo suficientemente altos para justificar el uso de dos transformadores, además de que su control es complejo.

También se han desarrollado otros tipos de pre-reguladores correctores del factor de potencia en paralelo en una etapa que procesa el 100% de la potencia de entrada y el 32% de potencia extra necesaria para obtener una buena regulación del voltaje de salida [181.

Capitulo I Cenidei

O

Fig. 1.7 Convertidor en paralelo [I91

1.5 Post-regulador reductor de dos entradas con C.F.P.

Una estructura post-reguladora altamente eficiente se introduce en [20], que puede mejorar la regulación estática y dinámica en esquemas de conversión CDlCD con sólo un requerimiento; el convertidor principal debe permitir obtener dos salidas de voltaje, ambos con valores relativamente cercanos. Esta última condición puede ser cubierta fácilmente en algún convertidor CNCD o CDlCD con transformador. En este post-regulador una parte considerable de la potencia de entrada pasa a la carga sin ningún procesamiento de energía y la potencia restante pasa un procesamiento basado en la topología buck. Este post-regulador es llamado “Two-Input-Buck (tibuck)”.

-r+ po vo

~

Fig. 1.8 Procesamiento de potencia en el post-regulador tibuck [21]

Las principales ventajas del post-regulador son:

Los esfuerzos de voltaje en el interruptor y en el diodo en el post-regulador son muy pequeños (Vsmax = VDornax = Vci-Vcz). Los elementos reactivos en el post-regulador (inductor y capacitor de salida) son muy pequeños, esto debido al voltaje que se presenta en Cz.

19

Capiiulo I Cenidei

c1 c2 -3 --+ p>- /'-

difetencia de fase

- -

Fig. 1 . I O Transformador inteligente

TS1 , TS2, D I y D2 forman un interruptor bidireccional en corriente y en voltaje, y operan con una setal de ciclo de trabajo del 50%. el segundo interruptor está formado por D3, TS4, TS3 y 04 y se dispara en forma alternada con el primer interruptor (50% del ciclo de

- - 1 -

20

Capituio I Cenider

Convertidor PRC-Full bridge IHQRR, f. cte. IHQRR, f. var.

Dither

trabajo restante), LOS dos interruptores en el secundario del transformador también se disparan en forma alternada, con un tiempo de retardo determinado Por el control Por fase. Con esta configuración el transformador, que trabaja a alta frecuencia, almacena energía Y la entrega al secundario, permitiendo mantener un flujo de corriente a la carga y además teniendo buenas características de entrada (baja distorsión armónica y alto factor de potencia).

En [24] este circuito está diseñado para trabajar a alta potencia (3 KVA) y a una frecuencia de conmutación de 16.7 KHz. Debido a que se trabaja a esta frecuencia el transformador que se utiliza en el circuito es 1/8 del tamaño de un transformador comercial. La principal característica que presenta este circuito es la disminución del volumen y del costo al aumentar la frecuencia de operación del transformador. Además de esto se elimina el Puente de diodos rectificador y se introducen dispositivos semiconductores de potencia con los cuales se logra eliminar un alto contenido armónico y se eleva el factor de potencia.

1.7 Resumen de alternativas

Es imposible realizar una comparación absoluta de las topologías que se presentaron, debido a que estas operan bajo características de operación totalmente diferentes. Sin embargo, es interesante realizar un resumen comparativo donde se presenten las características de entrada y de salida para tener una visión general de las diversas opciones , y a partir de esto establecer las Características de operación del circuito.

La literatura para mejorar el tamaño, costo, dinámica y eficiencia, se presenta la tabla 1 .I con las PrinCiPaleS aportaciones de cada una de las topologías.

,.-

vo Po F.P. D.A.T.,% Eficiencia, % 5 250 0.99 5 68

20 40 0.98 f 8 68 20 40 O. 98 21 65 5 50 0.99 9 79

50 S2lP f00 O. 98 21 80

Las características del post-regulador tibuck se presentan en la tabla 1.2.

40 800 + + Conv. en paralelo I

I I 1 I 225 I 0.97 + 91 - _ 380 -.-J + 85

93

Capitulo 1 Cenidet

F.P. D.A.T.,% V O Po Convertidor Transformador 100 2.2KW o. 98 +

Eficiencia, % a2

22

Capitulo I Cenidet

respuesta dinámica, lo que se traduce en un sistema de bajo costo, menor tamaño, mayor eficiencia y buena dinámica.

Por lo tanto, este trabajo de tesis pretende desarrollar por una parte una nueva topología de corrección del factor de potencia, y por otra, la asimilación de la tecnología de la estructura tibuck para aplicarla en la etapa de salida del convertidor.

La Fig. 1.1 1 muestra el diagrama esquemático de la topología propuesta.

Fig. 1.1 1 Topologia Propuesta

Para validar el funcionamiento de la topologia se analizará en los capítulos posteriores, la descripción y el principio de funcionamiento del circuito, se realizará un análisis de los aspectos críticos de diseño para limitar el rango de operación de la topologia y se expondrán los resultados experimentales con objeto de verificar las hipótesis planteadas en este capítulo. Finalmente se establecerán una serie de conclusiones que deberán tomarse en cuenta en trabajos futuros sobre este tema.

23

Cenidet

Capitulo I/

Capítulo II - ANALISIS DE LA TOPOLOGIA PROPUESTA

2.1 Introducción

En este capítulo se muestra la teoría de operación y el análisis de la etapa de potencia de la topología propuesta, Se realiza un análisis a detalle del comportamiento del circuito durante el tiempo de encendido y apagado de los interruptores de potencia y se obtiene una expresión para'el voltaje en los capacitores Ci y C2.

24

Cenidec

. . Capítuio 11

2.2 Estructura general del convertidor propuesto

Después de analizar las diferentes alternativas que se presentan en la literatura [4- 181 se propuso en el capítulo I la implementación de un circuito (Fig. 1.11) que esta constituido por las siguientes etapas (Fig. 2.1):

Un filtro para atenuar las armónicas de la corriente de línea provocados por los dispositivos de conmutación y para dar forma a la señal de corriente de entrada.

Enseguida de este filtro Se encuentra el rectificador flyback, el cual, al trabajar en modo de conducción discontinuo, realiza la corrección del factor de potencia (CFP) de forma natural Y además proporciona las tensiones requeridas en 10s capacitores CI y C2, y el aislamiento galvánico entre la linea de alimentación y la carga. El rectificador flyback se muestra en la Fig. 2.2 y las partes que lo forman son las siguientes: Un filtro de entrada conformado por Lf y Cf, dos interruptores de potencia Q1 y Q2, los diodos de entrada Di y D2, los diodos de salida 0 3 y Da y los capacitores de almacenamiento de energía CI y C2. Debido a que al utilizar mosfets como interruptores de potencia para esta topología se tiene presente un diodo en antiparalelo, el cual es inherente de la estructura del mosfet, es necesario utilizar dos diodos (DI y D2), uno en cada una de las ramas para hacer unidirecional en corriente y bidireccional en tensión a los mosfets.

La siguiente etapa (etapa de regulación) está integrada por el post-regulador tibuck, el cual opera en modo de conducción continuo. El único requerimiento del tibuck es que el rectificador flyback presente a su salida dos voltajes con un rizo pequeño, lo cual se puede lograr mediante un devanado extra en el transformador flyback y dos capacitores de almacenamiento de energía (CI y C2). Este post-regulador se coloca a la salida del rectificador flyback como se muestra en.la Fig. 2.3, en donde una fracción considerable de la potencia de entrada (típicamente 8590%) pasa a la carga sin procesamiento de potencia en el tibuck, mientras que la potencia restante pasa un proceso de potencia basado en la topología buck y, por lo tanto con una eficiencia típica de 80-95%. Como resultado la eficiencia total del post-regulador es muy alta (típicamente 97-99%) y, por lo tanto, la eficiencia global de ambas etapas (corredor del factor de potencia y post-regulador) es muy cercana a la del rectificador flyback P51.

La etapa encargada de compensar las variaciones ante cambios en la línea de alterna o de la carga es la etapa de control, la cual será diseñada dependiendo de las características dinámicas del circuito propuesto.

25

Cenidet Capitulo /I

- Rectificador cl-t

-

Post-regulador tibuck

-+

VO

- -

I ? 4 I I 1 PWM de propósito I

I general I f

Fig. 2.2 Rectificador flyback

RECTIFICADOR FLYBACK

C FP

r, , ! - " Tco ip" I Vi@

I I

- Fig. 2.3 Post-regulador tibuck

26

Cenidet capífu/o If

2.3 Teoría de operación de la etapa de potencia

A continuación se describe el funcionamiento del corrector del factor de potencia y el post-regulador tibuck.

Como se puede apreciar en las Figs. 2.2 y 2.3 la señal de disparo proporcionada Por el control se aplica a los tres mosfets de potencia del circuito, de aquí que cuando el análisis se refiera al tiempo de encendido o de apagado, se estará hablando del tiempo de encendido y apagado de los tres interruptores.

Considerando el semiciclo positivo de la señal de voltaje de línea, el circuito equivalente durante el tiempo de encendido de los tres mosfets se presenta en la Fig. 2.4.

- A Fig. 2.4 Circuito equivalente durante el tiempo de encendido

Como se puede apreciar en la Fig. 2.4, considerando despreciables las caídas de voltaje a través de los dispositivos semiconductores de potencia y que el circuito garantiza que V L ~ V L ~ , la corriente de la fuente circula a través del inductor LI generando un voltaje de circuito abierto en Lzt L3, y b, polarizando en inversa a los diodos 0 2 y D3, y durante este tiempo, al estar activo el mosfet Q3, el capacitor CI proporciona la corriente que estará circulando a través de la inductancia Lo hacia la carga. El diodo Do y el diodo D2 están polarizados en inversa al tener un voltaje en el cátodo mayor que el del ánodo. En este tiempo el voltaje en el inductor, LI, hace que la corriente se almacene en el transformador flyback. El capacitor C2 está abierto ya que los diodos D4 y Do están polarizados en inversa. De aquí se puede observar que la corriente de salida promedio durante el tiempo de encendido es similar a la corriente del capacitor CI y como debe de haber un balance de energía, la corriente de salida promedio es igual a la corriente de Ci.

El tiempo de apagado de los tres mosfets se puede dividir de la siguiente forma: a) El tiempo en el que la corriente en el secundario de 4 cae a cero(t~=DzbTs), donde Ts es el período de conmutación, y b) El tiempo restante para que inicie un nuevo periodo de conmutación (t2 = (I-D-D2~)Ts), donde DmTs es el tiempo en el cual D4 está abierto y el capacitor C2 entrega la corriente necesaria a la carga.

Durante el tiempo ti, la fuente de alimentación de alterna queda en circuito abierto, en terminales de la inductancia LI se invierte la polaridad del voltaje, y también se

21

Capiiulo II Cenidet

invierte el voltaje en LZ y en los secundarios del transformador flyback, los diodos D2 y D3 quedan polarizados en directa al igual que el diodo Do. La corriente en L3, carga al capacitor CI, y la corriente en Lq hace circular una corriente que carga al capacitor C2 y proporciona corriente a la carga a través de la inductancia Lo. En el momento en que la corriente en 4 llega a cero, el diodo 0 3 se abre e inicia el tiempo t2.

El circuito equivalente durante el tiempo tl se muestra en la Fig. 2.5.

, , '. ,

1 Fig. 2.5 Circuito equivalente durante el tiempo ti

Durante el tiempo t2, el capacitor C2 proporciona la corriente suministrada a la carga a través de Lo. Cabe mencionar que el post-regulador tibuck opera en modo de conducción continuo y por esto la corriente en el inductor, Lo, nunca llega a cero. El circuito equivalente del tiempo t2 se muestra en la Fig. 2.6.

1 y -_ 1 1 I I - I

Fig. 2.6 Circuito equivalente del tiempo t2

2.4 Análisis en régimen permanente del rectificador flyback

El análisis en régimen permanente de la etapa de entrada se basa en lo reportado en [26].

Se considera que en el semiciclo positivo de la señal de voltaje de línea. cuando se le aplica una señal de disparo a Qi, la corriente circula por el filtro de entrada, Di, QI y L,, almacenado energía en el transformador en una cantidad proporcional al voltaje en vx , donde v, es el voltaje de la línea alterna.

28

Cenidet Capítulo II

'3 (t)

Las formas de onda que representan este comportamiento se presentan en la Fig. 2.7.

A , DTs Ts 'p3-

11 , ton 12

di, - v x dt L, - - -

Multiplicando ambos lados por dt e integrando la corriente de O a Ipl e integrando el voltaje de O a DTs se obtiene la corriente pico.

dt V 'Pl DTS

Id¡, = O o 1

AI final del tiempo de encendido de Q1, la corriente del primario ha llegado a un valor pico determinado por:

vx *DTs

Ll I = P1

(2.3)

29

Cenidet Capitulo II

donde DTc = to, = tiempo de encendido.

Ahora se obtiene la corriente promedio de entrada.

Dado que se espera que la forma de onda de corriente de línea sea senoidal y esté en fase con el voltaje de línea, se considera primero que:

Ya que el filtro de entrada atenúa las armónicas de conmutación de la corriente de entrada i,(t) pero no afecta las componentes de baja frecuencia del voltaje de entrada v,(t) o de la corriente de la fuente, is(t), el voltaje vx = v,(t).

El voltaje de entrada se puede representar de la siguiente forma: v,(t) = Vp Sen ot, entonces la corriente pico y la corriente promedio de entrada estarán dadas por las ecuaciones 2.8 y 2.11.

De la Fig. 2.7 la corriente de entrada alcanza un valor pico dado por Ipl en un tiempo D Ts, y la pendiente de la corriente es:

I,, m, =- D Ts

dado que la corriente en el primario alcanza un valor determinado por

v i D TS

Ll I P l =

se obtiene la pendiente de la corriente il siendo

vi m1 =L,

(2.4)

(2.5)

mediante la aplicación de la forma punto pendiente se obtiene la corriente de entrada en función del tiempo

vi i,(t) = - t

Ll

dado que vi = Vp sen at, la corriente de entrada se puede representar como

(2.7)

V, sen ot D Ts

Ll $1 =

30

Capitulo I1 Cenider . .

y la corriente promedio se obtiene integrando la corriente il(t) en un periodo de conmutación

De la ecuación anterior se obtiene la corriente de entrada promedio

V, sen ot - D2 Ts 2 Ll 11 avg - ~

La corriente de entrada promedio también se puede representar como

V, sen ot -

Re [lavg -

(2.10)

(2.1 1)

donde

Re = 2 LI I D2Ts (2.12)

De aqui se puede apreciar que la componente de baja frecuencia de la corriente de entrada al convertidor satisface la ley de ohm, donde la resistencia efectiva del rectificador flyback Re se controla por medio de la variación del ciclo de trabajo.

Durante el tiempo de encendido de los mosfets, debido a la posición de los puntos en el secundario, D3 y D4 se polarizan en inversa y no circula corriente por ellos.

Cuando el interruptor QI se apaga deja de circular corriente por Q1 y debido a la naturaleza de la bobina LI (que invierte su voltaje tratando de mantener circulando una corriente a traves de ella), D3 y D4 se polarizan en forma directa circulando corriente por los diodos de salida y transfiriendo energía a los capacitores Ci y C2 y a la carga

La corriente pico en L3 del secundario se obtiene de la siguiente forma:

I Fig. 2.8 Circuito equivalente en el tiempo ti

31

Capíiulo I1 Cenidet

Considerando la malla formada por el inductor L3 y el capacitor Cl en la Fig. 2.8

di3 VL3 = -v c1- - L 3x

resolviendo esta ecuación se obtiene

O (D+D?)Ts

L, Idi3 = - V,, I dt iP3 DTS

(2.13)

(2.14)

(2.15)

donde D2 Ts es el tiempo en el cual conduce el diodo D3.

También se puede representar la corriente Ip3 referida al primario quedando como:

(2.16) I = vi nl DTs Ll P3

donde ni es la relación de vueltas entre el secundario de L3 y el primario de L1.

Ahora se expresa el valor de Dza.

(2.17)

donde D2,Ts es el tiempo en el cual conduce el diodo D3 y se puede encontrar resolviendo para cuando la corriente alcanza cero y haciendo nl=vilvcl

Dza se obtiene igualando la corriente promedio de entrada y la corriente promedio que carga al capacitor en el tiempo de apagado.

La pendiente de la corriente en L3 en el tiempo ti es:

y la corriente en función del tiempo de i3 es:

i 3 (t) = --(t "CI -DTs -D,Ts) L3

(2.18)

(2.19)

32

Capitulo I1 Cenidet

La corriente promedio en L3 se obtiene integrando la corriente i3(t) en un periodo de conmutación:

"C,

L3

(D+Dza )Ts

-- (t-DTs-DzaTs) dt 1 h a v g = -

Ts DTs

y la corriente promedio en L3 es

La corriente pico en L4 está dada por la siguiente ecuación:

(2.20)

(2.21)

(2.22)

(2.23)

Considerando el semiciclo negativo de la señal de voltaje de línea, cuando se aplica una señal de encendido a Q z , circula corriente por L2, QZ y 02, y debido a la polaridad de los voltajes en L3 y h, los diodos D3 y D4 no conducen. De este modo se almacena energía en el transformador TI.

Cuando se quita la señal de disparo en (12, se invierte la polaridad del voltaje de L2, y en el secundario se polarizan en forma directa los diodos D3 y 04, circulando una corriente por estos diodos y transfiriendo energía a los capacitores de almacenamiento de energía CI y C2 y a la carga. Esto sucede durante todo el serniciclo positivo de voltaje de alimentación a una frecuencia, fs (frecuencia de conmutación), mayor que la frecuencia de la línea.

Como L1 y LZ son iguales, las expFsiones para la corriente pico y la corriente promedio del circuito son las mismas en el semiciclo positivo y negativo de la

Como se puede apreciar tanto en el semiciclo positivo del voltaje de línea como en el semiciclo negativo, el funcionamiento es simétrico.

2.5 Análisis en régimen permanente del Post-regulador Tibuck

El post-regulador tibuck, opera en modo de conducción continua, es decir, la corriente en el inductor Lo en ningún momento llega a cero. Las formas de onda de la corriente en el inductor se muestran en la Fig. 2.9 y el análisis reportado en 1271 se muestra a continuación.

señal de alterna. I

33

Capitulo II Cenidet

Tomando en cuenta el tiempo de encendido del mosfet, circulará una corriente de Ci a traves de Q3 y la bobina de salida (Lo), cargando a Lo y suministrando corriente a la carga. El circuito equivalente se muestra en la Fig. 2.10. Aplicando la ley de voltajes de Kirchhof(LVK) se tiene que:

VL, = v,, -v, (2.24)

El incremento de corriente AI=l2-h se obtiene de:

'2 DTs

1 di, = (Vcl -Vo) dt I, O

y el tiempo de encendido se obtiene a partir de

Lo AI ton = D Tc = VCl -vo

Por lo que el voltaje en el inductor se puede representar como

(2.25)

(2.26)

(2.27)

v,, =( v,, - v,) ton (2.28)

En el tiempo de apagado del mosfet, Q3 se apagará dejando de circular corriente a través de él y ahora la corriente fluirá desde C2 a través de Do hacia Lo y la carga. El circuito equivalente se muestra en la Fig. 2.11.

Aplicando la LVK en la malla que incluye a V C ~ se obtiene

VLO = vc, - v, (2.29)

34

+ r - - - - -

+ + %I + L - \ 2 m a x ;; co vo T 'c2 - - -

Para llegar a A I :

__ ++ C0;;

(' vc2

A V C l

- -

De esta ecuación el tiempo de apagado se puede expresar como

toff = "o -vc2 A I LO

- -

vo

-

(2.30)

(2.31)

(2.32)

35

I

Cenidei Capitulo I1

En este momento el voltaje en el inductor está,dado por:

v,, = (vo - vc*) toff (2.33)

Considerando que las pérdidas en el inductor Lo son nulas, de las ecuaciones 2.26 y 2.31 se puede resolver para el voltaje de salida.

Despejando Vo de la ecuación (2.34) se obtiene:

VO = D (V,, - VC2) + V,,

donde D es el ciclo de trabajo.

(2.34)

(2.35)

Para que se cumpla esto el voltaje en C, se supone mayor que el voltaje en CZ, como se observa en la Fig. 2.10.

Analizando ecuación 2.35, el voltaje de salida debe ser mayor que el voltaje en CZ y será menor que el voltaje en CI.

Así que los voltajes de entrada y el voltaje de salida cumplen que:

VCI VO) vc, (2.36)

También de la Fig. 2.1 1 se puede dar el máximo valor de voltaje a través de los semiconductores del post-regulador tibuck, siendo:

Vü3max = vDornax = 'CI - (2.37)

2.6 Rectificador flyback y post-regulador tibuck en una estructura simple compartiendo un solo control

La Fig. 2.12 muestra el circuito que resulta de unir al redificador flyback y el post- regulador tibuck. La utilización de estos dos circuito permite, por un lado, trabajar al rectificador flyback en MCD y corregir de manera natural el factor de potencia y reducir armónicas de corriente de la señal de entrada, además de que el transformador flyback (Tf) proporciona el aislamiento gahránico y los dos voltajes que alimentan al tibuck. Además al utilizar la configuración del tibuck en la etapa de salida, se mejora la eficiencia debido a que gran parte de la energía que entrega el rectificador flyback pasa a la carga sin ser procesada.

Los capacitores de almacenamiento de energía CI y CI se emplean como capacitores de salida del rectificador flyback y sirven como fuentes de tensión con

36

Capitulo II Cenidet

un rizo pequeño para el post-regulador fibuck. La variación del voltaje en estos capacitores presenta un aspecto importante dentro del funcionamiento del circuito, dado que la variación de estos voltajes debido a variaciones de línea Ó a parámetros del transformador, provoca una reducción en la eficiencia y reducción del factor de potencia.

p G - 1 Propósito General

f Fig. 2.12 Rectificador flyback y tibuck en una etapa compartiendo el control

El considerar que el circuito de la Fig. 2.12 puede trabajar con un solo control se basa en la consideración de que las variaciones de voltaje en los capacitores de almacenamiento de energía y del voltaje de salida, se mantienen lo más constante posible y con valores muy cercanos entre si. Como consecuencia se va a afectar lo menos posible a la eficiencia y al factor de potencia.

En el siguiente capítulo se presentan las ecuaciones que caracterizan al convertidor en estado estable y en estado dinámico así como los aspectos críticos de diseño.

37

Cenidei Capítulo 111

Capítulo 1 1 1 ASPECTOS CRiTiCOS DE DISEÑO

3.1 Introducción

Para lograr un buen funcionamiento de la topología propuesta, es necesario realizar una serie de consideraciones que influyen fuertemente en el desempeño del circuito.

En este capitulo se presenta un resumen de las especificaciones de la norma europea IEC 100-3-2 la cual establece limites para la magnitud de armónicos inyectados a la línea de alimentación por equipos electrónicos. Otros aspectos importantes son el diseño del transformador, las variaciones de los voltajes v c ~ y VCZ, los esfuerzos en tension y corriente de la topología y las características que debe de cumplir para utilizarlo en condiciones de tensión universal en la entrada (90-22OV). El análisis a señal pequeña y el diseño del compensador forman parte de los aspectos críticos de diseño, y se presentan por separado en el capítulo IV.

38

Cenidet Capitulo 111

3.2 Especificaciones de la norma europea IEC 1000-3-2

Para lograr un buen funcionamiento de la topología propuesta, es necesario realizar una serie de consideraciones que influyen fuertemente en el desempeño del circuito.

Un aspecto importante es la consikieración de la norma europea IEC-1000-3-2, que limita el número y magnitud de armónicos inyectados a la línea de alimentación en equipos electrónicos [28].

Con el propósito de limitar las corrientes armónicas, los equipos son clasificados como sigue:

Clase A: Equipo trifásico y todos los demás equipos excepto los que se incluyan en las clases B,C y D.

Clase B: Herramientas portables.

Clase C: Equipo de iluminación incluyendo dispositivos reductores de luz (dimming)

Clase D: Equipo que demande una corriente con una “forma especial” como se define en la Fig. 3.1, P 5 600 W., medidas bajo condiciones de prueba especiales.

A pesar de la forma de onda de su corriente de entrada, la clase B, C y provisionalmente equipo de motores con control por angulo de fase no se consideran como equipo de clase D.

El equipo será clase D si permanece en la envolvente de la Fig. 3.1 al menos el 95% de la duración en cada mitad de periodo. La línea M coincide con el valor pico de la corriente.

El convertidor propuesto en esta tesis se diseña para operar con una forma de onda de corriente de entrada que esté clasificada como clase A. Esto permite tener más equipos conectados a la línea de alimentación sin ser sancionados por la norma.

39

Capírulo Ill Cenidef

A i i i p í

1

0.35

O -

7113 J. n / 3 x i 3 4

________________---.I

'r ! i

rn b

I I I

I I I I wi

1 M

3.3 Aspectos críticos de diseño.

Se realizará un prototipo con las siguientes características:

Voltaje de salida = 48V ; Este voltaje se aplica extensamente en equipos de telefonía

Potencia de salida = 100 Watts ; La potencia de salida se establece de 100 Watts ya que este es el límite aproximado de la potencia que puede manejar el rectificador flyback

Frecuencia de conmutación del convertidor = 100 KHz; Se propuso esta frecuencia de conmutación dado que es un convertidor a baja potencia y alta frecuencia de conmutación y, dentro de los dispositivos electrónicos de potencia disponibles, el mosfet es el más adecuado para esta aplicacion. El mosfet en conmutacion dura, tiene su límite en frecuencia en 100KHz aproximadamente. Esta frecuencia al ser la más alta ocasiona que los elementos reactivos del circuito sean más pequeños.

FP > 0.9 y la DAT dentro de la norma europea IEC-1000-3-2 ; Esto debido a que es un convertidor que debe aprovechar de buena forma la energía que está consumiendo y disminuir la distorsión inyectada a la linea.

3.3.1 Variaciones del voltaje en C, y CZ en función de L,.

El análisis en estado estable permite representar mediante ecuaciones el comportamiento y funcionamiento de los componentes que integran al convertidor, Además, proporciona un panorama más claro del comportamiento del circuito.

Uno de los aspectos que es necesario observar es la variación del voltaje en los capacitores CI y Cz del convertidor ya que estos valores de voltaje determinan las condiciones de operación del convertidor propuesto. Es decir, a medida que se

40

Capitulo 111 Cenidei

tenga una variación mayor de los voltajec en CI y C2, el post-regulador tibuck, procesará más parte de la energía que pasa a la carga, disminuyendo la eficiencia y además, dado que el ciclo de trabajo debe de compensar esas variaciones, existirá una mayor distorsión en la corriente de entrada.

Para encontrar el comportamiento del capacitor C i , es necesario igualar la energía absorbida por el convertidor con la energía entregada a la carga en un semiciclo de linea.

2n 2 T 27[

T P e n t = - ~ v i ( w t ) i i ( w t ) d o t = - 2 62 (Vp s e n o t ) ( e ) p s e n d do t (3.1)

Pent = D2 Ts vp2 [senz a t dot 71. L,

Dz Ts Vpz Pent = 4 L,

La potencia entregada a la carga está dada por la siguiente ecuación:

Igualando la potencia de entrada y la potencia de salida, y se considera una eficiencia del loo%, se despeja el voltaje en CI y CZ y se obtiene:

(3.5)

En la Fig. 2.7 se muestra la gráfica que presenta las variaciones de voltaje en CI en función de Vp y la inductancia L1.

Para la gráfica de la Fig. 2.7 se tomaron los siguientes valores:

Vp=127-183 Volts; Este es el rango de voltaje propuesto para la topología Fs=lOOKHz; La frecuencia de conmutación se define al inicio de este capitulo R = 23.04; Se toma la resistencia de carga que proporciona la máxima potencia de salida

41

Capítulo ill Cenidei

V~2=44 Volts; Este es el voltaje para el cual se calculó el secundaiio del transformador.

L1= 40-1OOuH. Variación de la inductancia del primario

- # 155

183

Vipk

Fig. 3.2 Variaciones del voltaje en C, en función de L, y Vp

En esta gráfica se puede obtener una aproximación del valor de la inductancia LI que puede permitir que no existan grandes variaciones en el voltaje del capacitor C,. De la misma forma se puede realizar una gráfica del voltaje en CZ, y se observa que la variación en la inductancia del primano es muy pequeña.

En esta gráfica se varía la inductancia del primario Lr desde 40uH hasta 100uH y el voltaje de entrada desde 127 V a 183 V. El voltaje en el capacitor C1 varia desde 10 hasta 104 Volts. De esta gráfica se puede observar que si se trabaja la inductancia de Li (L1=L2) en 60uH se puede mantener el voltaje en el capacitor dentro de un valor de 54 a 60 Volts. Una conclusión importante en esta gráfica es que el voltaje en el capacitor CI se ve afectado por la inductancia del primario del transformador y la tensio de entrada, además de la resistencia de carga.

3.3.2 Diseño del transformador flyback y de los dispositivos semiconductores de potencia utilizados en la implementación.

Con el objetivo de tener un buen factor de potencia con una estructura de control simple, el convertidor de entrada se diseiia para operar en MCD y de esta forma corregir de forma natural el factor de potencia. Debido a esto, se necesita garantizar que el rectificador flyback se encuentre siempre en MCD, para ello es necesario cumplir con ciertos requisitos que se presentan a continuación.

42

Copiado iil Cenideí

Del análisis presentado en [30] se pueden obtener los valores necesarios para asegurar que el rectificador flyback opere en modo de conducción discontinuo.

El ciclo de trabajo debe de cumplir:

1 D (

(I+ ) nz vcz

(3.7)

Donde Vp es el voltaje de entrada pico, n2 es la relación de vueltas entre el primario y el secundario, n2= L , / 4 = LZ /4.

Se determina el ciclo de trabajo para un voltaje de salida dado, Vez, con un Voltaje de entrada pico, Vip;

D = nz vcz .JUT vip

donde K viene dada por:

K=-- 2L 4

R Ts

(3.8)

(3.9)

Donde Kcrit determina el modo de conducción del rectificador flyback y es:

1 Kcrit =

Si K es mayor que Kcrit, el modo de conducción es continuo, mientras que si es menor, el modo de conducción es discontinuo.

Igualando las ecuaciones (3.7) y (3.8) y se encuentra una solución para K y L,.

4

(3.10)

Se diseña la inductancia LI ( LI = L2 ) considerando la mínima resistencia de carga( R= 23.04R), el mínimo voltaje de entrada pico (Vpmin=127 V), y un voltaje Vc2=44Volts, se obtiene

43

Capítulo Ill Cenidet

Rmin Ts n: L, = 0.75

Vin

(3.1 1)

donde Rmin es la resistencia mínima de salida (máxima carga), Ts es el período de conmutación, n2 es la relación de vueltas entre el secundario de L4 y el primario de L, (n2=14/16=2.33), V C ~ E vi I n2.

De esta ecuación la inductancia L1 es:

= 67 UH 23.04 * 10e-6 2.33'

. I, 2.33* 44)' Ll = 0.7

127 ) 4 I + I Mientras que en el secundario de L3 es:

L 3 = 7- Ll - 67e-6 = 16.75 uH nl 2'

(3.12)

(3.13)

donde nl es la relación de vueltas entre el secundario de L3 y el primario de L1 (n1=14/7 = 2) ,

y en el secundario de L, es:

(3.14)

De 1311 se obtienen las ecuaciones 3.15-3-19.

La corriente rms de los interruptores de potencia QI y Q2 es:

'Qlrms I Q2rms = __ Vpmin DTs io= 6 4*65e-6 127 ' 0 . 4 5 * 1 0 e - 6 * ~ = 0 . 7 3 A (3.15) 4L,

Esta corriente que pasa por Q1 es mayor a mínimo voltaje de entrada y a máxima potencia.

La corriente pico en el inductor del primario, considerando el máximo voltaje de entrada y el máximo uclo de trabajo, es:

= I 3 A vi D Ts - 189*0.45*1Oe-6 - L, 65e - 6 I,, = (3.16)

44

Capítulo 111 Cenidet

El voltaje de bloqueo de Q, está dado por la siguiente expresión.

V,, = V,, = nlVc, + n2Vc2 + Vipk,,, = 2 54 i2.33 * 44 + 183 = 390Volts La corriente rms de D3 puede expresarse como:

(3.17)

2 0.75 vcl Ts - 2 (2 * k)O.75 54*10e-6 =2A I03rms = - (2K) - - 3 16.75e -6 3 L3

El voltaje de bloqueo en el diodo D3 está dado por:

y en el diodo D4 es

183 2.33

ViPkmax = 44+--=122.54 V %4B = vC2 + n2

(3.18)

(3.19)

(3.20)

Con estos datos se pueden establecer los dispositivos que son necesario para la implementación del prototipo. En la etapa de entrada se puede utilizar un dispositivo que conmute a 100KHz y que sea unidireccional en corriente y bidireccional en tensión, lo cual se puede lograr mediante la introducción de un interruptor de potencia compuesto de un mosfet+diodo serie. El mosfet debe de bloquear 390 Volts en el apagado, y considerando que existe un sobretiro de tensión debido a inductancias parásitas se escoge un mosfet que tenga una capacidad de bloqueo inverso de 500 volts y una capacidad de corriente superior de 2 ampers rms, con una corriente pico máxima de 13 Ampers, por lo que se selecciona el IRFP460, el cual cumple con los requisitos mencionados y además tiene una baja resistencia de encendido.

El diodo en serie debe ser capaz de conmutar a lOOKHz y debe tener una capacidad de bloqueo arriba del valor máximo de voltaje de entrada y una resistencia baja en el encendido, además debe de manejar una corriente de 2 A rms y 13 A pico. Se selecciona el Mur860 para Dl y D2.

Los diodos D3 y D4 deben tener una capacidad de corriente mayor que los diodos DI y DZ dado que estarán conduciendo en los dos semiciclos de linea y el voltaje de bloqueo inverso debe de ser mayor a 145 volts, para los diodos D3 y D4 se selecciona el Mur860.

Estas caracteristicas de diseño permiten mantener al RF dentro de los límites especificados para poder corregir de forma natural el factor de potencia, además de mantener los esfuerzos en corriente y tensión de los dispositivos semiconductores del RF dentro de márgenes aceptables.

45

Capitulo III Cenidet

De la ecuación 2.36 el voltaje drenaje-fuente cuando está apagado el mosfet Q3 es

vDsQ30fi = v,, - v,, = 54 - 44 = 1 o Volts (3.21)

y la corriente efectiva que circula por él es la corriente de la carga durante el tiempo de encendido del mosfet por lo que la corriente promedio de éste es:

IDQ3avg = Io = 2 Amper (3.22)

El mosfet que se eligió para el tibuck es el IRFP250 que cumple con las caracteristicas de corriente y voltaje de bloqueo del tibuck.

El diodo Do presenta un voltaje de bloqueo de

VD,,, = v,, - vc, = 54 - 44 = 1 o Volts (3.23)

y la corriente que circula a través del diodo cuando conduce es la misma que la corriente promedio de la carga durante el tiempo de apagado

lDoavg = 1 Amper (3.24)

El diodo Do puede ser un diodo Schottky ya que presenta un voltaje de bloqueo inverso pequeño y disminuye las pérdidas debido al minimo voltaje de encendido que presenta. Se utilizó el diodo 10CTQ150

3.3.3 Calculo del Capacitor C,, Cz, C, y del filtro de entrada.

Para el calculo del capacitor C1 de 1321 se conoce que

Po’d - ‘3avg

2wc, v o 2 o c, AVC. = - - (3.25)

si se despega el capacitor CI y se toma la maxima potencia de salida (Po=IOO Wats), el máximo ciclo de trabajo (d=0.45), y se propone un rizo de voltaje en el capacitor CI de 1 Volt se obtiene que:

= 1.24mF 1 O0 * 0.45 c -

- 48 *2* 2 * x *6O * I

donde o es 271 veces la frecuencia de línea

Para el cálculo del Capacitor C2 la expresión es

(3.26)

46

Capítulo I l l Cenidei

se despeja a Cz y se obtiene

(3.27)

(3.28)

En el circuito final se implementaron para Ci y Cz tres capacitores en paralelo de 470 uF.

Para el capacitor de salida se tiene que el periodo de conmutación del mosfet de potencia Q3 se puede representar por

AI 8 fs C,

AVco =

AIL0 + Ai io Ts =ton + toff = VCI - vcz vo - VC,

Se despeja AI de la ecuación anterior y se sustituye en 3.29 se obtiene

(3.29)

(3.30)

(3.31)

(3.32).

Con los siguientes valores, Vcl=54Volts, Vc2=44Voltss, d=0.45, Lo=56uH, AVc=.IVolt.

De 1331 se obtiene el valor de la inductancia de salida para un valor propuesto de incremento de corriente.

Se realiza un balance de energía en el inductor de salida y se obtiene un incremento de corriente de

AI = d (vcz - 4 1 ) - vcz + vc, LO

Si se considera un ciclo de trabajo del 50% y se despeja LO se obtiene

(3.33)

47

Capitulo I l l Cenidei

(3.34)

El cálculo de la inductancia para un incremento de 20% de la corriente de salida es

0.25*(54-44)*1Oe-6 =50uH Lo = .5

(3.35)

El filtro de entrada se diseñó para cortar a una frecuencia de un décimo de la frecuencia de conmutación.

La frecuencia de corte del filtro de entrada se representa por la siguiente ecuación:

1 f = 2ndLfCf

(3.36)

Se propone la utilización de un capacitor MKP de 200nF y se calcula el inductor Lf

= 1.26mH 1 4 * n2 * 10e3' * 200e - 9

- - 1 4n2f2C,

Lf = (3.37)

3.3.4 Influencia de las variaciones de Vci y VcZ en la Distorsión Armónica Total.

En este convertidor, la distorsión de la corriente de linea depende de los voltajes en los capacitores de almacenamiento de energia Cl y C2. De acuerdo con las, ecuaciones (3.5) y (3.6), el voltaje en el capacitor se incrementa conforme aumenta el de entrada. Entonces la corriente de línea puede estimarse de la siguiente ecuación:

(3.38)

donde liavg es la corriente de entrada promedio y D2(wt) se determina por la siguiente ecuación:

(3.39)

donde de [34] Vcl(wt) VCz(wt) están dados por la siguiente ecuación:

48

Capitulo I l l Cenidei

60 v) = 55 >

50 - 45

40

cos 2wt + o R C, sen 2wt \ l+(wRC,)

- # T

- -

t

(3.40)

(3.41)

3': 2

z 1

EO al

Q

-1

-2

- 130 Vrms Vin 1 1 O Vrms

49

Capítulo I l l Cenidet

3.3.5 Diceiio Térmico

Un aspecto importante en el diseño de equipo electrónico de potencia se relaciona con el diseño y selección de los disipadores. El manejo térmico es un elemento de gran relevancia en el diseño de productos electrónicos. El buen funcionamiento de estos equipos se relaciona de forma directa con el control efectivo de las temperaturas de unión en los componentes dentro de límites especificados por el fabricante. Mediante un buen diseño térmico se puede lograr una mayor duración en la vida de los dispositivos de potencia.

Para seleccionar el disipador se requiere tener conocimiento del espacio requerido de instalación, se debe conocer la máxima temperatura de unión disponible para mantenerla dentro de ese rango; además es necesario también conocer la potencia disipada por el dispositivo y las condiciones ambientales (temperatura y velocidad del aire)

El objetivo del disipador es proteger al semiconductor del calor producido como un producto de su operación normal. Si este calor no se remueve, causará que el semiconductor exceda su temperatura de operación segura. En estas condiciones, el funcionamiento del semiconductor, vida y rentabilidad se reducen fuertemente.

La relación básica para la transferencia de calor o disipación de potencia se puede establecer como sigue:

AT PD=- D e

(3.42)

donde:

PD = Potencia disipada por el dispositivo electrónico en watts AT = Diferencia de temperatura o potencial manejado el cual causa el flujo de calor. C Re = Suma de las resistencias térmicas del trayecto de flujo de calor a través de la cual AT existe.

La ecuación (3.42) puede se puede representar de la siguiente forma

Tj - TA R0 jc +Re cs+R0 sa

PD =

donde:

(3.43)

Tj = Temperatura de unión maxima usualmente dada por el fabricante TA = Temperatura ambiente

50

Capíiulo 111 Cenidei

Rejc = Resistencia térmica de la unión a el encapsulado RBcs = Resistencia térmica del encapsulado al disipador Rosa = Resistencia térmica del disipador al ambiente

Una forma muy utilizada para representar el sistema de la ecuación (3.43) se muestra a continuación:

Fig. 3.5. modelo térmico de la ecuación (3.42)

De la ecuación (3.43) se despeja la resistencia térmica del disipador al ambiente quedando:

RO sa = TJ- TA - (RO jc + RO ca) PD

(3.44)

Para el cálculo de las pérdidas en los diodos DI y D2 se realiza lo siguiente

Se considera que las pérdidas en el diodo DI son debidas a la caída de voltaje en conducción del diodo multiplicadas por la corriente efectiva que circula por él. De la ecuación (2.10) se sabe que

(3.45)

la caída de tensión en el diodo en conducción para el MUR860 es 1.1 Volt

Por lo que las pérdidas en el diodo se obtienen realizando un programa en maflab con los datos anteriores.

P ~ ~ , ~ ~ = - vDlSat * ((D~Ts) I 2~,) v p sen(((n - I) 2 * pi) I nmax) (3.46)

Pol= P D ~ = 0.39Watts

Ahora se presentan las pérdidas debidas en el interruptor Q3.

1 T

Capi1ul0 I l l Cenidei

Fig. 3.6 Pérdidas por conducción en el mosfet Q3

En el tiempo de encendido, por el mosfet Q3 circula una corriente igual a la corriente de salida, A máxima carga la corriente de salida es 2 ampers y el máximo voltaje drenaje fuente está dado por los voltajes de C i y C2.

Las pérdidas por conducción se obtienen a partir de la siguiente expresión

Las pérdidas por conducción se calculan a partir de

1 Ts

PcondQ3 = - Vds,,, lomax ton = 1 .O9 Watts

(3.47)

(3.48)

Las pérdidas totales del mosfet Qs es

Ptot~3= 1.19 Watts

La corriente promedio que circula por el diodo Do cuando conduce, en el tiempo (1-D)Ts, es igual a la corriente de salida por lo que las pérdidas en el Diodo Do es

Po, = fs VFoo lo (1 -D)Ts = 0.77Watts (3.49)

Si se considera que la corriente promedio que circula por DI y 02 es igual a la corriente de carga la potencia disipada en estos diodos es:

PD, = PD2 = IO * Vfd = 1.8watts

Para el mosfet Qi se obtuvo la potencia disipada de la siguiente forma

La potencia disipada en el mosfet Q1 tiene dos componentes, las pérdidas por conmutación y las pérdidas por conducción

52

Capítulo I l l Cenidet

PDQr = Pcorn + Pcond

Para obtener las pérdidas por conmutación se realizó un programa en matlab para hacer un cálculo aproximado de estas pérdidas, la Fig. 3.5 muestra el traslape de corriente entre el voltaje drenaje-fuente y la corriente de drenaje del mosfet QI en el tiempo de apagado del mosfet. Debido a que el rectificador f7yback opera en modo de conducción discontinuo, las pérdidas en el encendido se suponen despreciables.

Fig. 3.7 Traslape de corriente y voltaje en el apagado del rnosfet Q,

La pendiente rnl se obtiene de la gráfica y es:

y la corriente iLl(t) durante el apagado es:

La pendiente rn2 es

m2 = VDSmax

t,

y el voltaje drenaje fuente en función del tiempo en el apagado es

"DSmax t VDsQt(t) = t,

De las expresiones anteriores la potencia instantánea en el apagado es

(3.50)

(3.51)

(3.52)

(3.53)

53

Cenider Capitulo iii

La energía disipada en el apagado es

E = I[ Ipl’DSmax t - O t,

(3.54)

(3.55)

Se resuelve la integral y se obtiene

I (3.56) ‘DSmax p i

E S t, 6

Dado que el voltaje pico y el máximo voltaje drenaje fuente estan en función del voltaje de entrada, el cual es senoidal, la energía disipada se puede representar como:

‘DSmax sen (t) ipl sen (t) E = t, 6

(3.57)

De aquí que la energía se pueda representar por

VüSmax I p i sen2 (t) 6 tfi/i=O.Oims, 0.02ms. 0.03ms. E =

se implemento un programa para calcular la siguiente ecuación

1 833 v DSmax I p i sen2 (nk) t, 6

Pcom = - 2n “4

(3.58)

(3.59)

para tfi=O.luseg, VDsm,x=500Voits, lPi=8 Ampers, n=O, 1, 2, ..., 833 y k=lOuseg

Se obtuvo

Pcom=l.73Watts

Las pérdidas por conducción se obtienen aplicando la siguiente expresión

1 T

Pcond = - Vdssa, ((D’Ts) / 2L1) * Vp sen(((n - 1) * 2 pi) / nmax) (3.60)

Pcond=.34Watts

54

Cenidet Capítulo It1

PD=Pcom+Pcond=1,99Watts

De los datos del fabricante se obtuvieron los parámetros de la resistencia térmica de la unión al encapsulado, la resistencia térmica del encapsulado al disipador y de la máxima temperatura de unión disponible. El diseño térmico se realizó para operar a una temperatura ambiente de 60".

Dado que se realiza el mismo análisis en el interruptor Qz, la resistencia térmica para QI y QZ se obtiene a continuación:

Tjmax = 150 O C

TAmax = 60 "C R0jc = 0.45 "CNV RBcs = 0.24 "CNV PDmax = 1.92 Watts

Calculando la resistencia térmica del disipador al medio ambiente se obtiene

R0sa = 150-60 -(0.45+0.24)=44.3" C I W 2

(3.61)

De aquí se puede observar que la resistencia térmica requerida del disipador debe ser menor a 44.33 "CNV.

55

Cenidei Capítulo 1V

Capítulo IV ANALISIS A SEÑAL PEQUEÑA Y DISENO DEL COMPENSADOR

4.1 Introducción

Una de las consideraciones que influyen fuertemente en el funcionamiento del circuito es el análisis de señal pequeña y el diseño del compensador. En este capítulo se presenta este análisis para conocer el comportamiento del sistema ante variaciones en las señales de entrada y salida.

56

Cenidet Capítulo IV

4.2 Análisis a señal pequeña

El análisis a señal pequeña del convertidor propuesto (RF+tibock) se puede realizar considerando las dos etapas (corrector del factor de potencia y el post- regulador) como dos convertidores desacoplados conectados en serie. Esto es posible dado que se diseñan los capacitores de almacenamiento de energía C1 y Cz, para que se comporten como fuentes de voltaje de CD a la entrada del tibuck, además de que se asume que la carga no es pulsante y se incluyen perturbaciones en los voltajes de entrada. Por esta razón, la función de transferencia del convertidor de salida se puede analizar sin necesidad de tomar en cuenta la influencia de la primera sección.

Mediante la técnica de modelado de espacios de estados promediados se puede obtener el comportamiento del convertidor de salida, considerando a Vc1 y V C ~ como fuentes de alimentación con un rizo pequeiío de baja frecuencia [35].

Los resultados de la técnica de espacio de estados promediadios puede ser un modelo matemático o un modelo de circuito equivalente. El modelo matemático permite determinar voltajes, corrientes y funciones de transferencia a señal pequeña del convertidor conmutado. El modelo del circuito equivalente provee de un mejor entendimiento de la operación fisica del convertidor conmutado; ambos resultados son necesarios y prácticos. La desventaja de esta técnica de análisis es que no hay un modelo linealizado general para todos los circuitos conmutados y su mayor ventaja es que establece un modelo completo de cantidades en estado estable y en estado dinámico.

Si se dibuja el modelo del circuito lineal conmutado para cada estado del convertidor se obtiene los circuitos equivalentes de la Fig. 4.1.

Lo LO

a) b) Fig. 4.1 Convertidor de salida a) dTs b) (I-d)Ts

Si se considera que Vc,=Vl, Vcl=V2, Lo= L, la corriente del inductor es XI, y el voltaje en el capacitor es xz se tiene

para el tiempo de encendido (dTs)

51

Cenidet Capitulo IV

para (I-d)Ts

(4.3)

(4.4)

Para el intervalo dTs las ecuaciones 4.1 y 4.2 se pueden escribir en forma de matriz como:

- -_ C RC

y para el intervalo'(1-d)Ts es

O :] O 0

"1

v2

(4.5)

La matriz de coeficientes de espacios de estados promediados es:

1 1 1

A = [: -L1 ] d + [ y -L, ] (I-d) = [ y - _ _ -L1 ] (4.7) - - _ - - - C R C C R C C R C

La matriz de coeficientes de fuentes de espacios de estados promediados es:

(4.8)

Las ecuaciones en espacios de estados promediados para el convertidor en forma matricial es:

58

Capítulo IV Cenidei

De la ecuación anterior dos ecuaciones no lineales describen el modelo de espacios de estados promediados del convertidor y son:

xz d (I-d) X - -- + - v L L L 1 +- VZ 1 -

arreglando las ecuaciones 4.10 y 4.1 1 se obtiene:

dV1 + (l-d)V,= LXI + X *

Y

x2 x , = cx, + - R

(4.1 O)

(4.1 1)

(4.12)

(4.13)

De las ecuaciones 4.12 y 4.13 se puede dibujar un circuito no lineal, este se muestra en la Fig. 4.2.

( 1 4 d v2 VI fy-&T\+i C i 2 -

Fig. 4.2 Circuito no lineal equivalente

También se puede utilizar un transformador ideal para representar el ciclo de trabajo como se muestra en la Fig. 4.3.

59

Cenidet Capitulo iv

l : ( l - d ) Fig. 4.3 Circuito no lineal equivalente utilizando un transformador

En este circuito, para el transformador de arriba, estaría presente un voltaje en el secundario igual a dVi y para el transformador de abajo, el voltaje del secundario seria (1 -d)V2.

Otra forma de representar, mediante un circuito equivalente, las ecuaciones 4.12 y 4.13 es a través de fuente dependientes como se muestra en la Fig. 4.4.

Esto debido a que la fuente de Vi genera un voltaje de circuito abierto en el secundario de un valor dV1 y la fuente V2 genera un voltaje de circuito abierto en el secundario igual a (l-d)V2 y la corriente se refleja en el primario como una fuente de corriente proporcional a la corriente de la inductancia L.

L

+

x2 - 3- Fig. 4.4 Circuito no lineal utilizando fuentes dependientes

Dado que dV, y (I-d)V2 representan voltajes pulsantes es necesario linealizar las ecuaciones de estados promediados. Cada una de las variables de fuente y de estado se asume que comprenden un término en estado estable (CD) y un término dinámico (CA) como se muestra a continuación:

x, = x,, c 2,

x, = x,, + R2 v, = v,, 4-0,

(4.14a) (4.14b) (4.14~)

60

Cenidet Capítulo IY

v, = v,, +o, d = D + d

(4.14d) (4.14e)

Se sustituyen estas ecuaciones en las ecuaciones 4.10 y 4.11 de estados promediados y se tiene:

_ - dR, 1 1 - - ( - x z 0 + ~ y , +v,, -DV,,)+-(-R, +DO, +av,, +O, -DO, -av,,) (4.15) dt L L

dt

Modificando los términos en la ecuación 4.15 y 4.16 se tiene

x,o + 2 , = c- dR2 + x20 + R2 dt R

(4.16)

(4.17)

(4.1 8)

Un modelo que expone las características dinámicas y estáticas del convertidor de salida se presenta en la Fig.4.5 y Fig.4.6 (este resulta de analizar las ecuaciones 4.17 y4.18).

La Fig. 4.5 cumple las características de la Fig. 4.3 y 4.4.

v1oa v200 L

+

C;; x20+22 -

Fig. 4.5 Circuito lineal equivalente utilizando fuentes dependientes

En la Fig. 4.5 se puede utilizar dos transformadores para representar al valor de CD del ciclo de trabajo y la relación de corrientes y voltajes, el circuito equivalente al utilizar transformadores ideales y fuentes dependientes se muestra en la Fig. 4.6.

61

Cenidet Capítulo IV

l :( l-D) Fig. 4.6 Circuito final equivalente del convertidor de salida

El modelo del circuito equivalente permite tener un mejor entendimiento de la operación física del convertidor conmutado. Así como observar las variables de las cuales dependen los elementos de circuito de la topología.

En el modelo de la Fig. 4.6, se representa a los voltajes en los capacitores CI y C2 mediante un valor de voltaje constante sumado con una perturbación la cual estará dada por el rizo presente en los capacitores. Dado que x1 es la corriente que circula por la inductancia y la carga, el valor del voltaje en el capacitor depende de la corriente de salida. Además, se ve que las variaciones del ciclo de trabajo son ocasionadas por la variación del voltaje de salida. Debido a que únicamente es un modelo matemático se puede utilizar transformadores ideales para representar la actuación del ciclo de trabajo. En el secundario de la Fig. 4.6 se obsetva que la modulación del voltaje de salida es consecuencia de las variaciones de (V,o-Vz0) multiplicadas por el ciclo de trabajo.

Regresando al análisis matemático, de las ecuaciones descritas anteriormente se pueden obtener importantes características de funcionamiento del circuito. Del término en estado estable de la ecuación (4.14) se obtiene:

x20 - vzo VIO - K O

D = (4.19)

La ecuación (4.19) expresa la razón de conversión del voltaje en estado estable para el convertidor de salida trabajando en MCC.

Del término en CA de la ecuación (4.15) se tiene:

2, = D ( v , - v * ) + a (vlo-v,o) + v, - L- dt, dt

(4.20)

62

Cenidet Capítulo IV

Donde se puede observar que la modulación del voltaje de salida es debido a las variaciones de la diferencia entre VI y v2 multiplicado por el ciclo de trabajo, a la modulación del ciclo de trabajo (d), a las variaciones en vz y la modulación de la corriente del inductor.

Tomando el término en CD de la ecuación (4.16) y despejando para el valor de XIO

x 20 X I O = ~

R (4.21)

Esta ecuación muestra que la corriente por la bobina en estado estable está dada por el voltaje en estado estable, xz0, dividido por la resistencia de carga, R.

Del término en CA de la ecuación (4.16)

Rl =C-+- d% 22 dt R

(4.22)

La ec. (4.22) indica que la modulación de corriente en el inductor es la suma de la modulación debido a la carga y descarga del capacitor, y la modulación de la corriente de salida debido a la modulación en el voltaje de salida a través de la carga.

Si se considera que las caídas de voltaje en la inductancia son nulas se tiene que la modulación del ciclo de trabajo está dada por:

I - D D V i o, -__-

VI -v2 VI -v2 VI -v2

a = 2 2 - (4.23).

La Fig. 4.7 muestra un diagrama a bloques que presenta la función de transferencia entre la salida perturbada y los voltajes de CI y CZ perturbados, y el ciclo de trabajo perturbado.

63

Cenider Capirulo IV

Ve

/vvI vreí

Fig. 4.7 Diagrama a bloques del convertidor con control modo voltaje

A partir de los resultados de espacios de estados promediados, la ecuación de espacios de estados perturbados se puede escribir de la siguiente forma:

x =Ax + Bv +Ea

donde

(4.24)

A = A l D + A , ( l - D ) B=B,D+B,(I-D) -

- E =(A, -A,)~+(B, -B&

(4.25) (4.26) (4.27)

Tomando la transformación de Laplace de la ecuación de espacios de estados promediados de (4.24) se obtiene

= AX(^) + B V ( ~ ) + Ea(s) (4.28)

O

x ( ~ ) = (si - A)-, BV(~).+ -A)-I Ea(s) (4.29)

donde "I" es la matriz identidad con las mismas dimensiones que "A".

En esta ecuación "d" está en función de "x" y de "v". La dependencia de d(s) con X(s) y V(s) se conoce como ley de control.

La ley de control linealizada se puede expresar de [36] como

a = F T ( ~ ) x ( ~ ) + ( I T ( ~ ) V ( ~ ) (4.30)

donde FTy QT son matrices de coeficientes

64

Cenider Capiíulo IV

Substituyendo la ecuación (4.30) en la (4.29) se obtiene

(4.31)

Si se modifican las ecuaciones (4.15) y (4.16) y se desarrolla el procedimiento que marcan las ecuaciones (4.28-4.31) se obtiene la función de transferencia del circuito.

(4.32)

donde H(s) es la función de transferencia del amplificador de error y su red de compensación, Vpk es la magnitud pico de la señal triangular.

Se resuelve la ecuación (4.24) y se obtiene:

S 1 - ,. L J

1 LC

2 1 H(s) ~ ~ , 0 - ~ 2 0 ~ +- s +s-+ RC Vpk LC

(4.33)

De aquí se puede obtener la función de transferencia del circuito

Se obtiene la función de transferencia XI (s) I Vi (s) y se expresa de la siguiente forma:

(4.34)

La ecuación 4.26 representa la función de transferencia en lazo cerrado, en el dominio de la frecuencia entre la corriente del inductor L (Xi(s)) y el voltaje en el capacitor Co (Vl(s)).

Se obtiene la función de transferencia Xz (s) I Vi (s) y se expresa de la sig. forma:

65

Cenidel Capitulo iV

(4.35)

La ecuación 4.27 muestra la función de transferencia entre el voltaje en el capacitor C, (Xds)) y el voltaje del capacitor CI (VI(S)). En esta expresión se consideran todos los parámetros que afectan a la respuesta de la salida debido a variaciones en la tensión del capacitor Cl.

Los parámetros que se consideran son el ciclo de trabajo, D, la carga, R, el capacitor de salida, C, la función de transferencia del compensador, H(s), las variaciones en el voltaje de salida debidas a las fluctuaciones entre Vc1 y Vc2, (Vio- V20) y la ganancia debida a el modulador.

AI tener desacopladas la etapa de entrada y de salida y al tener un voltaje de salida casi constante, se puede ver que es posible utilizar un tipo de control que, aprovechando que el rectificador flyback opera en modo de conducción discontinuo, entregue un ciclo de trabajo casi constante y se logre tener una señal de corriente que se aproxime a una señal senoidal. Además que este control al permitir que tenga un amplio ancho de banda permite tener una buena regulación del voltaje de salida.

Existen diferentes tipos de lazo de compensación que se pueden implementar en este circuito, en seguida se exponen algunos lazos de compensación que se aplicaron a la topología.

4.3 Análisis de Estabilidad

En un convertidor conmutado a lazo cerrado, la compensación de retroalimentación se usa para formar su respuesta en frecuencia tal que permanezca estable bajo cualquier condición de operación, especialmente en presencia de ruido y/o disturbio inyectado en algún punto del lazo. El convertidor conmutado a lazo cerrado será inestable u oscilará si la señal de retroalimentación está en fase con su señal de disturbio.

Un convertidor conmutado se puede analizar como un sistema de control a lazo cerrado. El diagrama a bloques de un sistema a lazo cerrado se presenta en la Fig. 4.8.

66

Fig. 4.8 Diagrama a bloques de un sistema de control a lazo cerrado

En la Fig. 4.8 R(s) es la señal de referencia que se compara con la señal de retroalimentación B(s) en el punto de suma, y la señal de error E(s), se introduce al bloque G(s) y se obtiene una salida C(s).

La función de transferencia a lazo cerrado es:

C(s) - G(s) f(s) = __ - R(s) I+ G(s)H(s)

(4.36)

donde el término G(s) es la ganancia de lazo abierto, mientras que G(s) H(s) se denomina función de transferencia a lazo cerrado.

Con la finalidad de analizar la estabilidad del sistema, se obtiene la Solución de la ecuación Característica

I+ G(s) H(s) = O (4.37)

que muestra los polos de la función de transferencia a lazo cerrado, y son importantes dado que ellos caracterizan la respuesta del sistema.

Por razones de estabilidad todas las raíces de la ecuación característica de la ec. 4.28 deben de quedar en el semiplano izquierdo del plano complejo.

Dado que la señal de retroalimentación exhibe un atraso de fase de 180°, el convertidor conmutado será inestable siempre que su contribución de atraso de fase de sus componentes de lazo sea igual a 180" (es decir un atraso total a 360") con una ganancia positiva. En el circuito propuesto, la estabilidad relativa del sistema retroalimentación se obtendrá de su margen de ganancia y de fase.

El margen de ganancia se define como la cantidad de incremento de ganancia requerido para mantener al sistema de retroalimentación en estabilidad. Por otro lado el Margen de Fase se define como el corrimiento de fase a ganancia unitaria.

67

Cenidet Capítulo IV

Para asegurar una respuesta de la20 estable del convertidor conmutado, la práctica usual es diseñar Para un margen de ganancia de superior a 6dB Y un margen de fase de 450.

Para optimizar el diseño del lazo de retroalimentación y asegurar que el sistema opere totalmente estable del sistema, es necesario determinar la función de transferencia control salida del modulador y dibujar su diagrama de Bode. Posteriormente es necesario determinar la frecuencia de cruce a frecuencia unitaria y el margen de fase necesario para asegurar estabilidad. Finalmente se debe diseñar una red de compensación que satisfaga el margen de fase requerido.

De acuerdo al criterio de estabilidad de Nyquist, la frecuencia de cruce a ganancia unitaria f l , debe ser menor a la mitad de la frecuencia de conmutación para asegurar la estabilidad del sistema. La práctica usual es escoger la frecuencia de cruce a ganancia unitaria a un cuarto o a un quinto de la frecuencia de conmutación con el objeto de reducir el rizo en la salida del convertidor.

La Fig. 9 muestra el filtro de salida del convertidor y la función de transferencia del filtro se presenta en la ec. 4.38.

L O

Fig. 4.9 Filtro de salida

R s R rse+;;-

L O G(s) = Lo +Go R rse R +-

CO s2 Lo (R + rse)+ s

CO

(4.38)

donde R es la resistencia de carga, LO es el inductor de salida, CO es el capacitor de salida y rse es la resistencia serie del capacitor de salida.

La Fig. 4.10 muestra su diagrama de Bode utilizando los valores que se presentan en el capítulo 3.

R=23.0422, rse=0.7322, C=22uF, L=56uF

68

Capitulo IV Cenidet

Frequency (radlsec) O

U I I I I , , , , I I I , , , , I 0 I I , , , , I I I , , , ,

I I I , I , , , I I , , , , # -180 _ _ _ _ _ _ _ .'.....'--.J-.L.~.'.I'-~ _ _ _ _ _ _ _ _ J _ _ _ _ L - - - ~ - - L - ~ - - L J -

1 o3 1 o4 1 o5 Frequency (radlsec)

Fig. 4.10 Respuesta en frecuencia del filtro de salida

En donde la frecuencia del cero está dada por la ecuación:

frse = 1

2 x rse C,

La frecuencia de corte del filtro de salida es:

1 f c = * nJLoC,

(4.39)

(4.40)

Para asegurar que el sistema de retroalimentación sea estable, el corrimiento de fase a ganancia unitaria debe ser al menos 45". La frecuencia de cruce a ganancia unitaria deberá ser lo suficientemente alta para permitir que el convertidor responda a condiciones transitorias. Una vez que la frecuencia de cruce a ganancia unitaria se escoge, la ganancia del amplificador de error se determina para mantener una ganancia total de O dB a la frecuencia de cruce a ganancia unitaria. La magnitud de respuesta del amplificador de error se disetia para cruzar el punto de O dB a una pendiente de -20 dB por década con el margen de ganancia deseado.

La Fig. 10 muestra el circuito propuesto para compensador

69

Capítulo IV Cenidet

I I

A Vref

Fig. 4.1 1 Red de compensacióin

La función de transferencia para la red de compensación se muestra a continuación y su diagrama de bode se presenta en la Fig. 4.1 1.

l + s R, C, s2 R, R, C, C, + SR,@, + C,)

H(s) =

Este

-1ooL I 1 O' 1 on lo' 1 o4 1 on

Frequency (radisec) Fig. 4.12 Respuesta en frecuencia de la red de compensación

mpensador tiene dos polos, uno en el origen y otro en

" I fp =

2 K R , c,

(4.41)

(4.42)

El cero de esta red de compensación está en:

70

Cenidei Capítulo IV

-60

o, -90

a, -120

a

a> .o u1 m

1 2 n R , C,

fz = -

?.-.-..1...-.-!---.--..-----'------I---.--

.___-.-

_ _ _ _ _ _ _ _ _ _ _ _ _ 4 _ _ _ _ _ _ _ _ _ _ _ _ _ -150.------------:-------------

-180.--------.---:---------.---

(4.43)

El polo a alta frecuencia sirve para atenuar la ganancia en alta frecuencia del convertidor y reducir el efecto de la conmutación a alta frecuencia.

El polo a baja frecuencia sirve para mantener una ganancia suficiente a baja frecuencia con el objeto de minimizar el error en estado estable en el voltaje de salida promedio. La localización del polo y del cero definen el valor de los componentes del lazo de compensación.

Para la gráfica de la Fig. 4.13 se utilizaron los siguientes valores: R1=l 0000, R2=330000, Cl=576e-12, C2=87.49e-12;

La Fig 4.13 muestra la magnitud de respuesta del convertidor operando a lazo abierto incluyendo el compensador:

--"I I

-1001 I 1 o-2 1 oo 1 o2 1 o" 1 on

71

Cenidet Capiiulo V

Capítulo V ANALISIS DE RESULTADOS DE INVESTIGACION

5.1 Introducción

Para analizar los beneficios obtenidos mediante el desarrollo de la topología propuesta, se presentan los resultados experimentales que arrojó la implementación en circuito impreso del prototipo.

Asimismo se presentan gráficas de voltaje y corriente de entrada, voltaje de salida, voltaje en los capacitores, distorsión armónica total y del factor de potencia, además se muestran los resultados de respuesta dinámica ante cambios de carga en el sistema.

12

Capitulo V Cenidet

DI - 0 4

5.2 Especificaciones del prototipo implementado

Con el objetivo de comprobar el funcionamiento del convertidor propuesto se implementó un prototipo experimental en circuito impreso, de la etapa _ _ _ . I de control -, ”_ - y --- de la^ etapa de^ .potencia,. y’se .obtuvieron-las -características de entrada del convertidor (factor de potencia y distorsión armónica), eficiencia y respuesta dinámica ante variaciones de carga.

El convertidor se implementó con las siguientes características:

MUR860

Lo 56uH Ll - L2

I uun 576ui-

QI-Qz IRFP4E. IRFP254

59uH

I I I L3

Los diodos MUR860 cubren las especificaciones de voltaje de bloqueo inverso, sin embargo tienen una capacidad de corriente mayor a la que se requiere en la topología. Se utilizaron por comodidad, ya que se contaban con ellos en el momento de la implementación, pero se puede utilizar uno de menor capacidad de corriente.

15uH

De la tabla 5.1 se puede resaltar el valor de los capacitores de almacenamiento Ci y CZ que tienen un valor elevado debido a la necesidad de mantener un voltaje constante en la entrada del tibuck. Otro elemento que tiene un valor elevado es el inductor del-filtro de entrada, esto debido a que se diseña a un décimo de la frecuencia de conmutación para eliminar los armónicos debido a la conmutación del convertidor.

73

Capítulo V Cenidet

Un punto importante de la implementación del convertidor es el capacitor de salida, Co. AI realizar la implementación preliminar se observó que las variaciones en el rizo del voltaje en el capacitor influían en gran forma en la distorsión de la

control simple en modo voltaje para las dos etapas de conversión. Se determinó que no era posible mantener un voltaje de salida constante sin afectar la distorsión de la señal de corriente de entrada con el capacitor calculado inicialmente. Una forma de obtener un compromiso entre el rizo del voltaje en la salida y la distorsión armónica en la corriente de entrada fue la colocación de un capacitor más grande en el filtro de salida que permite tener un rizo muy pequeño en el capacitor C, y además tener una menor distorsión en la corriente de entrada. Dependiendo del valor del capacitor, será menor el rizo del voltaje de salida, sin embargo se prevé que la respuesta en la salida se verá afectada. Se implementó un capacitor con una capacitancia diez veces mayor. Cabe mencionar que el capacitor puede ser menor o mayor dependiendo de la cantidad de distorsión que se requiera en la corriente de entrada.

Existen varios aspectos relevantes dentro de la irnplementación del convertidor, uno de ellos, es la implementación del transformador mediante la técnica de entrelazado para disminuir la inductancia de dispersión, además se optimizó al máximo el circuito impreso para evitar inductancias parásitas dentro de las pistas del circuito impreso. Por otro lado, considerando que se está trabajando a una frecuencia de conmutación de IOOKHz, se utilizó hilo de litz en el transformador flyback para evitar el "efecto piel", y así aprovechar mejor el conductor.

Una vez implementado el circuito de control y la etapa de potencia se realizaron las mediciones al circuito de potencia a lazo cerrado y se obtuvieron los siguientes resultados.

corriente de entrada. Esto debido a que se propuso la implementación de un ._._

5.3 Formas de onda de voltaje y corriente de entrada

En la Fig. 5.1 se muestra las formas de onda de voltaje y corriente de entrada del convertidor en condiciones de voltaje de entrada mínimo y potencia de salida máxima.

Como se puede observar, la corriente de línea a la entrada del convertidor no es senoidal; esto debido a que la variación del ciclo de trabajo está en función de los voltajec en los capacitores Ct y Cz y por lo tanto del capacitor de salida. Como se muestra en las ecuaciones 3.37 y 3.38 la distorsión en la corriente está en función del rizo en los capacitores de almacenamiento y las gráficas que presentan en la Fig. 3.4 se comprueban en la implementación. Este comportamiento es un punto critico ya que a medida que se incrementa el voltaje de línea, aumenta el rizo de voltaje en los capacitores de almacenamiento de energía, ocasionando una distorsión mayor en la corriente de entrada al variar el voltaje en el capacitor de salida.

74

Cenidet Capítulo V

Fig. 5.1 Voltaje y corriente de entrada en el prototipo experimental (50 V/div, 2 A./div)

La Fig. 5.2 muestra las formas de onda del voltaje de salida, el voltaje en CI y el voltaje en C2 en condiciones de carga máxima y.voltaje máximo de entrada.

Tek Run: S.OOkS/s I -f.-- T 1

Fig. 5.2 Voltaje de salida y voltajes en C, y Cz

En esta gráfica, y ante cualquier condición de voltaje de entrada y corriente de salida (dentro de los límites especificados), se cumple la relación; VCI > VO > Vc2. Sin embargo se aprecia que es significativo el rizo presente en los capacitores de

75

Capitulo V Cenidet

entrada del tibuck y también existe un pequeño rizo en el voltaje de salida. Esto ocasiona que el voltaje de error del circuito de control varíe al no tener el filtro pasabajas tradicional, y esto afecta a la forma de la corriente de entrada.

Como se puede apreciar los voltajes aparecen muy cercanos entre si. Es este punto en que se tiene una eficiencia mayor en el postregulador. Ya que la energía que se procesa es menor.

5.4 Factor de potencia, distorsión armónica total y eficiencia del convertidor

La eficiencia que se obtiene como una función de la carga y el voltaje de entrada se presenta en la Fig. 5.3. La eficiencia más alta es de 89% que es equivalente a 95% en cada etapa en una aproximación en cascada. Estas mediciones no incluyen las pérdidas debidas a la etapa de control.

1.00

.: 0.90 C al O

al

._ L 0.80

0.70 20 40 60 80 100

Potencia de salida

30% s io ._ 8 20%

€ e 10%

t?

c Q

c Q ._ ._ 2 0% -

Fig. 5.3 Eficiencia del prototipo

La Fig. 5.4 muestra la distorsión armónica total que se obtiene del prototipo cuando el voltaje de entrada es 90 Vrms, 110 Vrms y 130 Vrms y su gráfica está en función de la corriente de salida.

-8-110Vrm

0.42 0.84 1.26 1.68 2.12

lo ( Amperc )

o

Fig. 5.4 Distorsión Armónica total

76

Cenidef . . Copitulo V

Se puede observar en la gráfica que a medida que aumenta el voltaje de entrada, aumenta la distorsión armónica total, por lo que no es conveniente para alimentarlo en un rango más amplio de voltaje de entrada (90-220 Vms). Otra característica que se puede observar es que se obtiene la menor distorsión armónica a mínima corriente de salida.

En la Fig. 5.5 se muestra una gráfica del factor de potencia a diferentes valores de voltaje de entrada y en función de la corriente de salida.

En esta gráfica se puede observar que se mantiene un factor de potencia por arriba de 0.95, siendo un valor mayor a menor corriente de salida. Como se puede apreciar el comportamiento del factor de potencia está ligado a la evolución de la distorsión armónica total.

I , I

t 90 V m s +11ovms -A- 130 Vrms

U. 0.97 0.96

0.95 0.42 0.84 1.26 1.68 2.12

lo ( Ampers )

Fig. 5.5 Factor de Potencia

5.5 Armónicos del convertidor y valores establecidos por la norma europea IEC 1000-3-2

A continuación se hace una comparación entre los valores de los armónicos de la norma y los obtenidos en el convertidor.

El valor de los armónicos de la segunda columna de las tablas 5.2, 5.3 y 5.4 se modificaron ya que la norma se establece para un voltaje de entrada monofásico de 220 Volts y depende de la potencia de salida.

Los armónicos de corriente en la línea para un voltaje de 90 Vrms se dan en la tabla 5.2.

77

Capítulo V Cenidet

Tabla 5.2. Vin 9OVrms PO loow.

Se puede observar en la tabla 5.2 que los armónicos medidos en el prototipo están dentro de la norma pudiendo colocar hasta un total de 23 fuentes de este tipo, sin excederla. En esta tabla se aprecia que existen armónicos pares, aunque su valor es muy pequeño, contribuye a que no exista simetría en la corriente de entrada.

Los armónicos de corriente en la línea para un voltaje de 110 Vrms se dan en la tabla 5.3.

78

Capítulo V Cenider 1 I

En esta tabla se puede observar que pequeño, esto es debido a que el este nivel de voltaje se pueden límite de norma. Ahora el incremento de la distorsión

Los armónicos de tabla 5.4.

valor del armónico de la norma es más or el que se multiplica ahora es menor. A 20 fuentes de este tipo sin sobrepasar el

equipos es menor esto debido a el

de 130 Vrms se dan en la

el voltaje de entrada.

Cuando se tiene un voltaje de entrada de 130 Volts, se tiene la máxima distorsión armónica del circuito, por lo que el límite de equipos operando a este voltaje es de 16.

En todos los casos, el convertidor propuesto se encuentra dentro de la norma IEC- 1000-3-2, dentro de la clase A.

5.6 Variaciones de voltaje en el capacitor C,

La variación del voltaje en CI y CZ es un punto importante en este convertidor, cuando el voltaje en CI aumenta, y el voltaje en CZ diminuye y más potencia se procesa dos veces.

La Fig. 4.5 muestra la variación de Vc, como una función de la potencia de salida Y V,",,.

79

Cupítulo Y Cenidet 1

60- 2 56 52 4 I

0.42 0.84 1.26 1.68 2.12 lo ( Ampers )

Fig. 5.6 Voltaje en el Capacitor C, en función de la corriente de salida

La gráfica de la Fig. 5.6 muestra que el voltaje en el capacitor Cl varía Conforme varía la corriente de salida y el voltaje de entrada. El valor más crítico es cuando se alimenta al convertidor con 130 Vms y a mínima corriente de salida.

La Fig. 5.7 muestra la variación de Vc2 como una función de la corriente de salida Y Vinrms.

2 46.00 - 4 130 Vms

44.00 ! 0.42 0.84 1.26 1.68 2.12

lo (Ampers.)

Fig. 5.7 Voltaje en el capacitor CI en función de la corriente de salida

Como se puede observar en la Fig. 5.7, el voltaje en el capacitor C2 tiene un comportamiento muy similar al del capacitor C1. y al igual que en el caso anterior el momento en el que se procesa más la energía en el fibuck es cuando el voltaje en el capacitor CZ se aleja más del voltaje de salida y se tiene una menor eficiencia.

5.7 Respuesta dinámica

La Fig. 4.6 muestra la respuesta transitoria del voltaje de salida cuando la corriente en la carga cambia de un 40 a un 100% y viceversa. El trazo de arriba muestra la respuesta del voltaje y el trazo de abajo muestra el cambio en la corriente de carga. Las características del escalón de carga son: frecuencia = 12.5Hz., ciclo de trabajo 0.5.

80

Capitulo Y Cenidei

I . . . . I . . , . I . . . . I . , , . [ . . . . . $... 1. . . I . . . . I . . . . j . . . . I .....I 1 1

I. *

i . . . . / . . < <

M2O.Oms C h 2 / 10 .2m Ch4 1.00AR

Fig. 5.8 Respuesta transitoria del convertidor (lNdiv, 500rnV/dv)

Como se puede observar en la Fig. 5.8 el circuito de control trata de mantener el voltaje constante ante un cambio de carga, sin embargo no se recupera a su valor nominal, lo cual habla de una variación lenta en el voltaje de salida debido a el valor del capacitor C,, esto a pesar de que en el lazo de retroalimentación se introdujo un polo en el origen para dar alta ganancia en baja frecuencia y eliminar los errores en cd. Sin embargo la variación del voltaje de salida se mantiene en un 1% de Vo, lo cual le permite alimentar a una carga crítica que impida variaciones mayores al 1%.

81

Capíiulo VI Cenidei

Capítulo VI CONCLUSIONES

6.1 Conclusiones generales

En esta tesis se ha realizado el estudio de una interesante topología que realiza la corrección del factor de potencia en forma natural y presenta una mínima variación en el voltaje de salida con una estructura simple y con una sola etapa de control.

El convertidor propuesto introduce la etapa de corrección del factor de potencia en la etapa de rectificación y además utiliza las características del postregulador tibuck para obtener una mayor eficiencia. El rectificador flyback presenta atenuados los armónicos en corriente de entrada, y esta señal cumple con los estándares vigentes que se toman como referencia.

82

Capítulo VI Cenider

convertidor tibuck presenta una alta eficiencia, Sin embargo Para mantener el rizo de voltaje en 10s capacitores CI y C2 es necesario colocar capacitores significativamente grandes a la entrada del tibuck, 10 Cual implica un aumento del volumen y del costo. Sin embargo es posible conseguir un buen compromiso entre la distorsión de la corriente de línea y el volumen de los capacitores.

La variación de los voltajes en los capacitores CI y C2 provocan una reducción en la eficiencia y una distorsión armónica en la corriente.

Existe un compromiso entre la eficiencia y la respuesta dinámica del convertidor, en el circuito implementado se mantuvo los voltajes VC, y Vc2 muy cercanos entre si, ocasionando que se obtuviera la mejor operación del tibuck en Cuanto a eficiencia. Sin embargo la respuesta dinámica se vio afectada, pero quedó dentro de límites aceptables.

6.2 Conclusiones particulares

A Pesar de que el convertidor propuesto es la conexión en cascada del rectificador flyback y el tibuck gran parte de la energía que se entrega a la carga no es procesada dos veces, con lo cual se logra una buena eficiencia.

Dado a que el rectificador flyback opera en modo de conducción discontinuo es posible utilizar una sola etapa de control, con lo cual se logra una simplificación importante del sistema de control. El control empleado es un PWM de propósito general. Sin embargo, el utilizar una sola etapa de control afecta la calidad de la señal de entrada y también la respuesta dinámica.

El diseño del transformador es parte importante para el buen desempeño del convertidor, estando dentro de uno de los aspectos críticos de diseño, ya que la variación de la inductancia LI-L~ repercute directamente en la variacion de los voltajes en los capacitores Ci y C2 y esto afecta directamente a la eficiencia del convertidor.

Los resultados experimentales muestran que se tuvo una eficiencia entre 87% y 89%.en todo el rango de carga. El factor de potencia esta arriba de 0.95 y se obtuvo la distorsión armónica entre 15% y 27%. El convertidor está dentro del rango que establece la norma IEC 1000-3-2 en cuanto a la inyección de armónicos a la línea de alimentación.

AI operar la topología en modo de conducción discontinuo, existen grandes esfuerzos en corriente y en voltaje en los semiconductores de potencia del rectificador flyback.

Para realizar el transformador se utilizó hilo de litz para evitar el efecto piel y aprovechar mejor el conductor, además se utilizo la técnica de entrelazado para disminuir la inductancia de dispersión.

83

Capíiulo VI Cenidei

AI operar el post-regulador tibuck en MCC, este presenta menores esfuerzos en voltaje en los semiconductores de potencia

Dado que el mosfet es unidireccional en tensión es necesario agregar un diodo en serie por cada mosfet en el primario.

El esfuerzo en tensión en el mosfet Qi y Q2 en el apagado está por arriba de los 350 volts por lo que es necesario hacer un buen diseño de circuito impreso para evitar las inductancias de dispersión que pueden provocar picos de tensión que puedan sobrepasar el voltaje de bloqueo del mosfet.

6.3 Propuesta de trabajos futuros.

Las investigaciones en el área de fuentes de alimentación están en una intensa búsqueda de soluciones para incrementar la eficiencia, disminuir el volumen, 10s costos y mejorar las características de entrada (F.P y D.A.T.). Debido a lo anteriormente planteado, se proponen algunos trabajos futuros:

a) Implementar, en los dispositivos de entrada, circuitos resonantes para evitar las pérdidas por conmutación y aumentar la eficiencia del convertidor

b) Realizar estudios de la topología implementada para hacerla multisalida

c) Buscar aplicaciones (cargas críticas) del convertidor estudiado y realizar un análisis de costos.

e) Utilizar microprocesadores para ampliar las posibilidades de la fuente

6.4 Publicaciones:

J. Beristáin, E. Rodríguez, A. Claudio, J. Arau and J. Sebastián, “AN INTEGRATED FLYBACK RECTIFIER WITH FAST RESPONSE USING THE TIBUCK CONVERTER’; International Telecommunications Energy Conference, Intelec’98.

J. Beristáin, E. Rodríguez, A. Claudio, J. Arau, “UN NUEVO CONCEPTO DE RECTIFICACION CON CORRECCION DEL FACTOR DE POTENCIA INTEGRADO”, Vlll Congreso Internacional de Electrónica, Comunicaciones y Computadoras, CONIELECOMP 98, Puebla Mex., Febrero 1998.

J. Beristáin, J. Aguayo, E. Rodríguez, A. Claudio, J. Arau, “ANALISIS DE PERDIDAS EN CONVERTIDORES CNCD EN MCD”, IV Conferencia de ingeniería eléctrica, CIE98, Ciudad de México, 9-1 1 sept. de 1998.

84

Referencias Cenidet

Referencias

[I] Enrique Maset, Esteban Sanchis, Javier Sebastian, Salvador Ollero, Enrique

96, p.20.

[2] Javier Sebastián y Miguel Jaureguizar, "TENDENCIAS FUTURAS EN LA CORRECCIÓN DEL FACTOR DE POTENCIA EN SISTEMAS DE ALIMENTACIÓW, ClEP 96, p.140.

[3] Ibidem

141 Idem

[5] Elías Rodriguez "UNA NUEVA TOPO OGIA DE CONVERSldN CA\CD CON CORRECIÓN DE FACTOR DE POTENCIA PARA APLlCAClONES EN SISTEMAS DE ALlMENTACldN CONMUTADOS CON RESPALDO DE BATERlAS'. (Tesis de maestría, cenidet, 1996), Capítulo 1.

[6] idem

[7] Mustansir Kheraluwala, Robert Steigerwald, Ramachandran Gurumoorthy, "A

de la Cruz, "HARMONIC REDUCTION IN LOW-COST POWER SUPPLIES", ClEP

FAST-RESPONSE HIGH POWER FACTOR CONVERTER WITH A SINGLE POWER STAGE", PESC 91, pp.769-779.

[8] Ibidem p. 771.

[91 Michael Madigan, Robert Erickson and Esam Ismail, "INTEGRATED HlGH

[ I O ] Ibidem p.1047.

[ I l l Ibidem p. 1044.

I121 I . Takahashi, R. Y. Igarashi, "A SWlTCHlNG POWER SUPLY OF 99% POWER FACTOR BY DITHER RECTIFIER, IEEE International Telecommunication Energy Conf. (INTELEC), Proc., , Sept. 1991, pp.714-719.

[I31 Ibidem p. 717.

[I41 Richard Redl, Laszlo Balogh, Nathan O. Sokal, "A NEWFAMILY OF SINGLE-

REGULATION OF THE OUTPUT VOLTAGE, APEC'94, pp. 1137-1144.

[I51 Ibidem p. 1140.

QUALlN RECTIFIER-REGULATORS, APEC 1992, pp. 1043-1051.

STAGE ISOLATED POWER-FACTOR CORRECTORS WITH FAST

85

Referencias Cenidet

[I61 Yimin Jiang, G.C. Hua, W. and Fred C. Lee, ”A NOVEL SINGLE-PHASE POWER FACTOR CORRECTION SCHEME, Proc. IEEE Applied Power Electronics Conference, 1993. pp. 287-292.

[I71 Idem

[I81 Yimin Jiang and Fred C. Lee, ”SINGLE-STAGE SINGLE-PHASE PARALLEL POWER FACTOR CORRECTION SCHEME”, VPECl994, pP.1145-1151.

[I91 Yimin Jiang, G.C. Hua, W. and Fred C. Lee, op cit.

[20] Javier Sebastian, P. Villegas, F. Nuño, and M. M Hernando, “VERY EFFICIENT 7WO.INPUT DC-TODC SWITCHING POST-REGULATORS, PESC’96, pp. 874-880.

[21] Ibidem p. 877.

[22] Idem

[23] Koosuke, Fumimasa, Kyushu, Katsuaki, Hiroshi, “INTELLIGENT TRANSFORMER”, IEEE Transaction on Power Electronic,l996, pp. 1337-1 341.

[24] Ibidem p. 1339

[25] Javier Sebastian, P. Villegas, F. Nuño, O. García and J. Arau, “IMPROVING DYNAMIC RESPONSE OF POWER FACTOR PREREGULATORS BY USING TWO-INPUT HIGH-EFFIC1ENCY POST-REGULATORS, PESC’96, p. 181 9.

[261 Robert Erickson and Michael Madigan “DESIGN OF A SIMPLE HIGH- POWER-FACTOR RECTIFIER BASED ON THE FLYBACK CONVERTER, lEEE1990, pp.792-801.

[27] Javier Sebastian, P. Villegas, F. Nuño, and M. M Hernando, “VERY

[28] Electromagnetic compability (EMC)- Part 3: Limits- Section 2: Limits for harmonic current emissions ... IEC 1000-3-2 Document. First edition, March 95.

[29] Ibidem p. 16.

[30] Robert Erickson and Michael Madigan “DESIGN OF A SIMPLE.. Op. Cit. p.796.

[31] J. Sebastian, P. Villegas, F. Nuño, O. García and J. Arau, op cit. p. 1821.

[32] Ibidem p. 1820.

EFFICIENT.. Op cit. p. 874-880.

86

Cenider Referencias

[33] Robert Erickson and Michael Madigan "bESIGN OF A SIMPLE.. Op. Cit. p.796.

[34] Simong S. Ang. "POWER SWITCCHING CONVERTERS, University of Arkansas, Marcel Dekker, In?. 1995, p. 189.

[35] Ibidem p. 167.

[36] Ang. Simon S. "POWER-SWITCHING CONVERTERS, Marcel Dekker Inc, 1995, pp. 221-224.

87