Gilson 07 No Break

7/22/2019 Gilson 07 No Break

1/218

Centro de Tecnologia e Urbanismo

Departamento de Engenharia Eltrica

Programa de Mestrado em Engenharia Eltrica

NO- BREAK 1,2KVA,SENOIDAL,OPERANDO EMMALHA FECHADA:CIRCUITO DE POTNCIA,

CIRCUITO DE CONTROLE ANALGICO E CIRCUITO DECONTROLE DIGITAL COM DSC

GILSON JUNIOR SCHIAVON

Dissertao de Mestrado em Engenharia eltricarea de Concentrao: Eletrnica de Potncia

Orientador(a): Prof. Dr. Carlos Henrique Gonalves Treviso

Londrina, 17 dezembro de 2007


2/218

2

UNIVERSIDADE ESTADUAL DE LONDRINADEPARTAMENTO DE ENGENHARIA ELTRICA

NO- BREAK 1,2KVA,SENOIDAL,OPERANDO EM MALHAFECHADA:CIRCUITO DE POTNCIA,CIRCUITO DE

CONTROLE ANALGICO E CIRCUITO DE CONTROLEDIGITAL COM DSC

Dissertao submetida ao Departamentode Engenharia Eltrica da UniversidadeEstadual de Londrina, parapreenchimento dos pr-requisitos paraobteno do ttulo de Mestre emEngenharia Eltrica.


Londrina, 17 dezembro de 2007


3/218

NO- BREAK 1,2KVA,SENOIDAL,OPERANDO EM MALHAFECHADA:CIRCUITO DE POTNCIA,CIRCUITO DE

CONTROLE ANALGICO E CIRCUITO DE CONTROLE

DIGITAL COM DSC


.

_________________________________

Prof. Dr. Carlos Henrique Gonalves Treviso UELUniversidade Estadual de Londrina

Orientador

Comisso Examinadora:

_________________________________

Prof. Dr. Carlos Henrique Gonalves Treviso - UELUniversidade Estadual de Londrina

_________________________________

Prof. Dr. Silvia Galvo de Souza Cervantes - UELUniversidade Estadual de Londrina

_________________________________

Prof. Dr. Joo Batista Vieira Jnior - UFUUniversidade Federal de Uberlndia


4/218

2

AGRADECIMENTOS

Agradeo a todos os professores do departamento de engenharia eltrica daUniversidade Estadual de Londrina por terem contribudo de forma direta ou indireta

em mais esta etapa de minha formao, o que me proporcionou um conhecimento

mais aprofundado sobre os contedos relacionados a engenharia eltrica.

Aos professores Dr. Joo Batista Vieira Jnior (UFU) e Dr. Silvia Galvo de

Souza Cervantes (UEL) por aceitarem o convite de participar da comisso

examinadora deste trabalho.

Ao professor Dr. Carlos Henrique Gonalves Treviso por ter me orientado com

muita calma e dedicao no desenvolvimento deste trabalho.

Aos colegas de turma no qual tive uma tima convivncia e troca de

conhecimentos no decorrer do curso.

Ao tecnlogo Jos Junior Calin de Pierri e professor Srgio Ota, por terem me

orientado no desenvolvimento do programa (software) utilizado no projeto.

A minha esposa Fabiana P. Monteiro Schiavon por todo seu amor, pacincia,

apoio e compreenso que foram fundamentais para concluso deste trabalho.

Aos meus pais Pedro Schiavon e Maria Ap. Schiavon por terem me dado uma

tima educao, estudo e muito amor sempre me incentivando a seguir em frente

cada vez mais e nunca desistir frente a um obstculo, me fazendo acreditar em um

futuro melhor.

Aos meus irmos Johnnes Ap. Schiavon e Djeine Cristina Schiavon por todo seu

apoio e incentivo.

A Deus por ter me proporcionado a oportunidade de realizar este estudo, pois

alm de acreditar na cincia, creio que existe uma fora maior criadora de tudo.

Meu muito obrigado a todos!


5/218

3

EPGRAFE

Uma coisa aprendi na minha longa vida: que toda nossa cincia,

contraposta realidade, primitiva e infantil. E, apesar disso, a coisa

mais preciosa que temos.

Albert Einstein (Fsico alemo)


6/218


7/218

5

ABSTRACT

NO-BREAK 1,2KVA,SINUSOIDAL,WORKING IN CLOSEDMESH:CIRCUIT OF POTENCY,CIRCUIT OF ANALOGICAL

CONTROL AND CIRCUIT OF DIGITAL CONTROL WITH DSC


december, 2007

This work consists of a wide project of power electronics that seeks at the and of

the the implementation of the power board, the analogical control board and at last

the digital control board of a no-break sinusoidal with an input of power of 1,2 kVA,

with output voltage of 115VRMS, being the same projected and implemented in

closed mesh with analogical control and soon afterwards digital with DSC (Digital

Controller of Signs) for comparison.

They will be presented the power board, the analogical control in closed mesh

and the digital control for DSC of the no-break, the implementation of all of the

functions, protections and signallings of the system that controls the no-break in an

analogical and digital way.

The presented experimental results are obtained starting from the implementedprototype, proving the functional of the technique experimentally used.

Keywords: No-break, DC/DC converter, PWM, digital control, inverter.


8/218

6

LISTA DE TABELAS

Tabela 1: Caractersticas eltricas do diodo 6A6.................................................. 34

Tabela 2: Tempo de recuperao reversa do UF5404.......................................... 49

Tabela 3: Mxima tenso reversa, corrente mdia e corrente de pico repetitivo do

UF5404.................................................................................................................. 50

Tabela 4: Caractersticas do IRFZ45..................................................................... 65

Tabela 5: Caractersticas do IRFP460................................................................... 76

Tabela 6: Funes dos pinos do DSPic30F2010................................................. 169

Tabela 7: Caractersticas do DSPic30F2010....................................................... 170


9/218

7

LISTA DE FIGURAS

Figura 1 Forma de onda de sada dos inversores............................................20

Figura 2 Diagrama de blocos do no-break .......................................................21

Figura 3: Diagrama de blocos do no-break Stand-by..........................................21

Figura 4: Diagrama de blocos do no-breakInterativo .........................................22

Figura 5: Diagrama de blocos do no-breakon-line .............................................22

Figura 6 Circuito retificador com filtro de linha e seletor 127V/220V................27

Figura 7 Funcionamento do retificador em 220V I ...........................................27

Figura 8 Funcionamento do retificador em 220V II ..........................................28

Figura 9 Formas de onda de tenso na rede (A), tenso no capacitor

equivalente (B), corrente nos diodos (C e D) ............................................................28

Figura 10 Funcionamento do retificador em 127V I .........................................29

Figura 11 Funcionamento do retificador em 127V II ........................................29

Figura 12 Limitador de corrente de in-rush ......................................................34

Figura 13 Filtro de interferncia eletromagntica.............................................36

Figura 14 Circuito do seletor 127V / 220V .......................................................36

Figura 15 Circuito completo do flyback ............................................................40

Figura 16 Retificador do flyback.......................................................................41

Figura 17 Diagrama de blocos do integrado 1M0380 ......................................41

Figura 18 Circuito de potncia do flyback ........................................................42

Figura 19 Conversor flybackmodo descontnuo com transformador...............43

Figura 20 Flyback: Armazenamento de energia. [t0;t1].....................................43

Figura 21 Flyback: Transferncia de energia. [t1;t2] .........................................43

Figura 22 Flyback: Repouso. [t2;t3]...................................................................43

Figura 23 Flyback: Principais formas de onda .................................................44

Figura 24 Diagrama de blocos interno do TL431.............................................50


10/218

8

Figura 25 Circuito de controle do Flyback ........................................................51

Figura 26 Circuito do limitador de corrente ......................................................52

Figura 27 Circuito completo do conversor DC/DC ...........................................55

Figura 28 Circuito do snubber..........................................................................56

Figura 29 Circuito simplificado do conversor ...................................................57

Figura 30 Circuito de um conversor Forwardconvencional .............................58

Figura 31 Formas de onda de um conversor Forwardconvencional ...............58

Figura 32 Formas de onda de tenso no diodo D8 e forma da corrente no

indutor .......................................................................................................................59

Figura 33 Esquemtico do circuito do inversor ................................................68

Figura 34 Circuito de amostragem da tenso de sada....................................69

Figura 35 Esquemtico do circuito dos drivesdas chaves...............................70

Figura 36 Snubberdas chaves do inversor......................................................72

Figura 37 Circuito simplificado do inversor ......................................................73

Figura 38 Acionamento do rel........................................................................81

Figura 39 Sada do retificador para uma entrada de 127V ..............................82

Figura 40 Sada do retificador para uma entrada de 220V ..............................82

Figura 41 Sada do conversor flybackdurante o carregamento das baterias ..83

Figura 42 Sinal na entrada do conversor DC/DC, proveniente do controle......84

Figura 43 Forma de onda no primrio do transformador do conversor DC/DC84

Figura 44 Forma de onda no secundrio do transformador do conversor

DC/DC.......................................................................................................................85

Figura 45 Forma de onda de sada do conversor DC/DC................................86

Figura 46 Sinais da onda PWM em PINV-1 e PINV-2 I....................................87

Figura 47 Sinais da onda PWM em PINV-1 e PINV-2 II...................................87

Figura 48 Forma de onda nos gates dos MOSFETs.......................................88

Figura 49 Onda PWM antes do filtro de sada I ...............................................89


11/218

9

Figura 50 Onda PWM antes do filtro de sada II ..............................................89

Figura 51 Sinal de 60Hz na sada do circuito...................................................90

Figura 52 Diagrama de blocos do No-breake seu controle analgico.............94

Figura 53 Diagrama de blocos do controle de um conversor DC/DC...............96

Figura 54 Conversor DC/DC (Topologia Forward)...........................................98

Figura 55 Diagrama de blocos do circuito integrado 3525...............................98

Figura 56 Circuito de sincronismo..................................................................100

Figura 57 Circuito de controle do conversor DC/DC......................................102

Figura 58 Inversor em ponte completa...........................................................105

Figura 59 PWM senoidal bipolar ....................................................................107

Figura 60 PWM senoidal unipolar..................................................................107

Figura 61 Diagrama de blocos da tcnica utilizada para o controle do inversor

................................................................................................................................108

Figura 62 Oscilador com Ponte de Wien.......................................................109

Figura 63 Circuito gerador Senoidal...............................................................111

Figura 64 Circuito de controle de Corrente ....................................................112

Figura 65 Circuito gerador de onda triangular................................................113

Figura 66 Circuito do soft-start e alterador do nvel da senide.....................115

Figura 67 Circuito de realimentao de tenso..............................................116

Figura 68 Circuito limitador de nvel...............................................................117

Figura 69 Diagrama interno do TL431 ...........................................................118

Figura 70 Circuito de gerao de pulsos para o inversor...............................119Figura 71 Circuito de sinalizao ...................................................................122

Figura 72 Circuito de proteo contra sobre aquecimento.............................125

Figura 73 Circuito controlador do disparo do rel ..........................................127

Figura 74 Circuito bloqueador de pulsos........................................................128


12/218

10

Figura 75 Pulsos de controle da converso DC/DC.......................................131

Figura 76 Pulsos para o sincronismo dos conversores..................................132

Figura 77 Onda senoidal de referncia..........................................................133

Figura 78 Onda triangular de alta freqncia.................................................134

Figura 79 Pulsos da modulao PWM Senoidal............................................135

Figura 80 Pulsos de controle do inversor.......................................................136

Figura 81 Pulsos de controle do inversor.......................................................136

Figura 82 Forma de Onda na Carga ..............................................................137

Figura 83 Soft-start da onda senoidal ............................................................138

Figura 84 Soft-start da onda na carga............................................................139

Figura 85 Comutao do rel em relao a alimentao do sistema.............140

Figura 86 Diagrama de blocos de uma converso A/D..................................152

Figura 87 Representao do sinal analgico e digital....................................152

Figura 88 Diagrama de blocos da converso A/D..........................................153

Figura 89 Conversor A/D de 4 bits.................................................................154

Figura 90 Sinal digitalizado............................................................................158

Figura 91 Retificao e amplificao de um sinal de udio ...........................158

Figura 92 Ciclo de vida clssico de software .................................................160

Figura 93 Diagrama de blocos da placa de controle digital............................162

Figura 94 Pinos DSPic30F2010 28-Pin SDIP ................................................168

Figura 95 Diagrama de blocos do DSPic30F2010.........................................171

Figura 96 Circuito de amostragem de rede eltrica .......................................175

Figura 97 Circuito de adequao +12V/+5V ..................................................176

Figura 98 Circuito interface dos pulsos PWM do DC/DC ...............................176

Figura 99 Circuito interface shunt ..................................................................177

Figura 100 Circuito de adequao do sinal de sada do inversor ..................178


13/218

11

Figura 101 Sinalizao de temperatura alta...................................................179

Figura 102 Circuito de sinalizao de bateria e falha de rede .......................180

Figura 103 Foto da placa de controle digital com DSC..................................180

Figura 104 Giga para teste do DSC...............................................................181

Figura 105 Foto da placa giga de testes para DSC .......................................182

Figura 106 Foto da placa giga de testes acoplada placa de controle digital

................................................................................................................................182

Figura 107 Conversor DC/DC tipo Buck ........................................................183

Figura 108 Foto do conversor BuckLCD medindo tenso.............................183

Figura 109 Foto placa DSC e LCD com chave de leitura V/I .........................183

Figura 110 Foto banco de carga com cooler e resistor shunt ........................184

Figura 111 Foto conversor bucke placa controle com SG3524 ....................184

Figura 112 Programador e depurador ICD2BR ...............................................185

Figura 113 Placa de controle digital DSC e ICD2 BRinterligados....................185

Figura 114 Placa interface chave de sinais....................................................186

Figura 115 Buck, giga de testes e controle digital interligados ......................186

Figura 116 Placa potncia, interface chaves e controle digital interligados ...186

Figura 117 Conjunto utilizado no desenvolvimento do projeto.......................187

Figura 118 Placa de potncia com controle analgico em protoboard...........187

Figura 119 Pulsos PWM para o conversor DC/DC ........................................189

Figura 120 Pulsos PWM para o inversor........................................................190

Figura 121 Onda senoidal na carga...............................................................191Figura 122 Soft-Start da onda senoidal de sada...........................................192

Figura 123 Sinal de comutao do rel..........................................................193

Figura 124 Partida do DC/DC com controle PID............................................194

Figura 125 Partida do DC/DC sem controle PID............................................194


14/218

12

Figura 126 - Diagrama mostrando a correspondncia entre a faixa primria no

plano s e o crculo unitrio no plano z. ....................................................................205

Figura 127 - Diagrama mostrando o mapeamento do plano s ao z e do plano z

ao w.........................................................................................................................207


15/218

13

SUMRIO

Introduo Geral .................................................................................................18

1 - Circuito Retificador.....................................................................................26

1.1 - Introduo ...............................................................................................26

1.2 - Procedimentos de Projeto .......................................................................27

1.2.1 - Retificador.........................................................................................27

1.2.2 - Rel e o Resistor Limitador de Corrente In-rush...............................34

1.2.3 - Filtro de Linha...................................................................................35

1.2.4 - Seletor 127V / 220V..........................................................................36

1.3 - Concluso (Circuito Retificador)..............................................................38

2 - Carregador de Baterias..................................................................................39

2.1 - Introduo ...............................................................................................39


2.2.1 - Retificador de Entrada ......................................................................40

2.2.2 - Flyback .............................................................................................41

3 - Conversor DC/DC..........................................................................................54

3.1 - Introduo ...............................................................................................54


3.2.1 - Circuitos Adicionais ..........................................................................55

3.2.2 - Snubber............................................................................................56

3.2.3 - Conversor .........................................................................................57

3.3 - Concluso (Conversor DC/DC) ...............................................................66

4 - Inversor..........................................................................................................67

4.1 - Introduo ...............................................................................................67


4.2.1 - Circuitos para o Controle e Proteo................................................69


16/218

14

4.2.2 - Drives das Chaves............................................................................70

4.2.3 - Snubber............................................................................................72

4.2.4 - Funcionamento do Inversor..............................................................72

4.2.5 - Carga Proposta.................................................................................74

4.2.6 - Dimensionamento das Chaves.........................................................75

4.2.7 - Clculo do Filtro de Sada.................................................................76

4.3 - Concluso (Circuito Inversor)..................................................................78

5 - Resultados Experimentais .............................................................................80

5.1 - Resultados para o Retificador.................................................................80

5.2 - Resultados para o Carregador das Baterias ...........................................82

5.3 - Resultados para o Conversor DC/DC .....................................................83

5.4 - Resultados para o Inversor .....................................................................86

6 - Consideraes Finais (Etapa de Potncia)....................................................91

7 - Circuito de Controle Analgico.......................................................................93

7.1 - Introduo ...............................................................................................93

8 - Controle do Conversor DC/DC.......................................................................96

8.1 - Introduo ...............................................................................................96

8.2 - Conversor Forward..................................................................................97

8.3 - CI 3525....................................................................................................98

8.4 - Sincronismo...........................................................................................100

8.5 - Malha Fechada......................................................................................100

8.6 - Ajuste da Tenso em 260V ...................................................................101

8.7 - Circuito em Malha Fechada...................................................................101

8.8 - Concluso (Circuito de Controle Analgico do DC/DC) ........................102

9 - Inversor........................................................................................................103

9.1 - Introduo .............................................................................................103


17/218

15

9.2 - Inversor de Tenso Monofsico em Ponte Completa............................104

9.3 - Estratgias de Modulao.....................................................................105

9.4 - Tcnica Utilizada para o Controle do Inversor.......................................108

9.4.1 - Gerador Senoidal............................................................................108

9.4.2 - Controle de Corrente ......................................................................111

9.4.3 - Gerador de Onda Triangular...........................................................113

9.4.4 - Soft-start e Bloco para Alterar o Nvel da Onda Senoidal...............114

9.4.5 - Realimentao de Tenso..............................................................115

9.4.6 - Circuito Limitador de Nveis Superior e Inferior ..............................116

9.4.7 - Circuito de Gerao dos Pulsos: Lgica e Proteo.......................118

9.5 - Concluso (Circuito de Controle Analgico do Inversor).......................120

10 - Proteo e Sinalizao ..............................................................................122

10.1 - Circuito Sinalizador e Alarme Sonoro..................................................122

10.1.1 - Sinalizao da Rede Eltrica........................................................123

10.1.2 - Sinalizao da Carga da Bateria por Leds....................................123

10.1.3 - Sinalizao Sonora.......................................................................124

10.2 - Proteo Contra Aquecimento ............................................................124

10.3 - Comutao do Rel.............................................................................126

10.4 - Circuito Bloqueador dos Pulsos ..........................................................127

10.5 - Concluso (Circuito de Proteo e Sinalizao Analgico).................129

11 - Resultados Experimentais .........................................................................130

11.1 - Introduo ...........................................................................................130

11.2 - Controle do Conversor DC/DC............................................................130

11.3 - Onda Senoidal.....................................................................................132

11.4 - Onda Triangular ..................................................................................133

11.5 - Pulsos de Chaveamento do Inversor ..................................................134


18/218

16

11.6 - Forma de Onda na Carga....................................................................137

11.7 - Soft-Start .............................................................................................138

11.8 - Sinal para Comutao do Rel............................................................139

11.9 - Concluso (Resultados Experimentais) ..............................................140

12 - Consideraes Finais (Etapa de Controle Analgico)................................141

13 - Circuito de Controle Digital por DSC..........................................................143

13.1 - Introduo ...........................................................................................143

13.2 - Microprocessadores, Microcontroladores, DSPs e DSCs.................146

13.3 - Processamento em Tempo Real.........................................................150

13.4 - Converso A/D e D/A..........................................................................151

13.5 - Segurador de Ordem Zero (ZOH) .......................................................155

13.6 - Efeito Da Amostragem Aliasing........................................................155

13.7 - Ponto Fixo e Ponto Flutuante..............................................................156

13.8 - Processamento Digital de Sinais.........................................................157

13.9 - Planejamento e Projeto de um Software.............................................158

13.10 - Linguagem de Programao C..........................................................160

14 - Dsc Utilizado..............................................................................................162

14.1 - Diagrama de Blocos da Placa de Controle Digital...............................162

14.2 - Caractersticas do DSC Utilizado (DSPic30F2010).............................165

14.3 - Fluxograma do Programa (DSPic30F2010) ........................................172

15 - Placa de Controle Digital ...........................................................................175

15.1 - Circuito de Amostragem de Rede Eltrica ..........................................175

15.2 - Circuito de Adequao do Sinal +12V/+5V .........................................175

15.3 - Circuito Interface dos Pulsos PWM do DC/DC e Inversor...................176

15.4 - Circuito de Amplificao e adequao do Sinal do Shunt ...................177

15.5 - Circuito de Adequao do Sinal de Sada do Inversor........................177


19/218


20/218


21/218

19

Estes setores possuem a sua disposio unidades de alimentao alternativa

capazes de prover energia eltrica temporariamente. Estas unidades de alimentao

alternativa so denominadas de fontes ininterruptas de energia (UPS

Uninterruptible Power Supplies) ou no-break.

Basicamente uma fonte ininterrupta de energia composta por um retificador,

que converte as tenses alternadas de alimentao em corrente contnua, um banco

de baterias para armazenar energia, um inversor de tenso, e circuitos eletrnicos

responsveis para o controle do sistema. O inversor de tenso de um no-break

serve para gerar uma tenso alternada (AC) a partir de uma tenso contnua (DC),

normalmente proveniente de uma bateria. Esta tenso alternada deve ter freqncia,

forma e amplitude invariantes, independentemente das eventuais alteraes na

alimentao provenientes da bateria ou na carga.

Por se tratar de uma fonte alternativa de tenso, a amplitude e a freqncia so

os mesmos encontrados na rede eltrica, ou seja, uma tenso de 115V alternada

com uma freqncia de 60Hz. J quanto a sua forma, a onda de sada do inversor

pode ser quadrada, semi-senoidal ou senoidal.

A onda quadrada no indicada para cargas indutivas, seus principais

inconvenientes so: peso (utiliza um transformador de baixa freqncia bastante

pesado), apresenta alta distoro harmnica total de tenso (THDv), superior a 40%,gera rudos, aquecimentos, funcionamentos defeituosos e a eficincia baixa, em

torno de 60 a 80% [29].

No caso da onda semi-senoidal que uma forma de onda intermediria entre a

onda quadrada e a onda senoidal pura, reduz a distoro harmnica total de tenso

(THDv em torno de 15 a 35%), aumenta o valor de pico at o da senide pura, e

aumenta consideravelmente a eficincia (80 a 95%). Este tipo de equipamento

atende a maioria das necessidades domsticas e profissionais de pequeno porte

[29].

com inversor de onda senoidal pura que os aparelhos eletro-eletrnicos tm

seu desempenho mximo, pois no geram rudos ou distores em aparelhos de

som, vdeo, DVD e estreo. Proporcionam partidas suaves a motores e evitam

aquecimentos indesejveis ou zumbidos desagradveis. Tm a vantagem de

oferecer um melhor controle da freqncia e da amplitude da tenso e sua eficincia


22/218

20

fica em torno de 85 a 95% e apresenta baixa THDv (1 a 5%), o que torna o inversor

senoidal tecnicamente desejvel. No entanto, o seu alto preo torna-o invivel em

muitas aplicaes [29].

Figura 1 Forma de onda de sada dos inversores.

Este trabalho, consiste de um amplo projeto em eletrnica de potncia que visa

ao final do mesmo a implementao da placa de potncia de um no-breaksenoidal


23/218

21

com uma potncia de entrada de 1,2 kVA, sendo o mesmo projetado e

implementado em malha fechada, a qual ser referida a seguir apenas como no-

break. Apresenta-se na Figura 2, o diagrama de blocos do no-breakproposto.

Figura 2 Diagrama de blocos do no-break.

As principais topologias de no-break existentes so, stand-by, interativo e on-

line. O projeto aqui implementado trata-se de um no-break on-line. Ser feito a

seguir uma comparao entre eles.

Figura 3: Diagrama de blocos do no-break Stand-by.

Em um no-break stand-by, Figura 3, quando a rede eltrica est presente a

chave CH mantida fechada. A carga alimentada pela rede eltrica, onde a tensoe freqncia de sada so portanto totalmente dependentes da tenso e freqncia

de entrada. Em caso de falha de rede eltrica a chave CH aberta e dada a

partida no inversor. A carga passa a ser alimentada pelo conjunto inversor/banco de

baterias.


24/218

22

Figura 4: Diagrama de blocos do no-breakInterativo.

No caso do no-break interativo visto na Figura 4, um nico conversor

desempenha as funes de carregador de baterias, condicionador de tenso e

inversor, onde na presena de rede eltrica, a rede condicionada pelo conversor,

que tambm mantm as baterias carregadas. As freqncias de entrada e sada so

iguais, enquanto na ausncia de rede eltrica a chave CH aberta e este conversor

inverte o sentido de potncia passando a operar como inversor, alimentando a carga

com a energia das baterias.

Figura 5: Diagrama de blocos do no-breakon-line.

Em um no-break on-line, Figura 5, quando a rede eltrica est presente, o

circuito retificador alimenta o inversor, enquanto o banco de baterias mantido

carregado pelo circuito carregador de baterias. A carga continuamente alimentada

pelo inversor, enquanto na falta de rede eltrica a energia armazenada no banco de

baterias utilizada pelo inversor para alimentar a carga, sem interrupo ou

transferncia.

Como pode-se observar, a topologia on-line, utilizada neste trabalho a nica

no qual a carga sempre alimentada pelo circuito inversor, ou seja, com rede


25/218

23

eltrica ou sem rede eltrica as imperfeies da rede no so refletidas na carga,

pois no processo de retificao e inverso da tenso todas estas imperfeies so

removidas ou filtradas pelo no-break.

O no-breakproposto neste trabalho trata-se ento de um no-break on-linecomum aperfeioamento, comparando as Figuras 2 e 5 pode-se observar que a Figura 2

possui um bloco a mais (HB4) do que a Figura 5. Isto porque normalmente um no-

break on-linetrabalha em baixa freqncia, ou seja, reduz a tenso da rede atravs

de um transformador, retifica e filtra esta tenso para da ento alimentar o circuito

inversor com uma tenso prxima ao valor da tenso do banco de baterias e assim

tambm acontece com o circuito carregador de baterias. Com isto na falta de rede

eltrica, o circuito inversor alimentado diretamente pelo banco de baterias.

O bloco HB4 que aparece no diagrama de blocos da Figura 2, que o proposto

neste trabalho, trata-se de um conversor DC/DC elevador de tenso chaveado em

alta freqncia que ir alimentar o circuito inversor na falta da rede eltrica. Isto

porque eliminou-se do projeto um dos maiores componentes e que apresenta um

baixo rendimento, o transformador de baixa freqncia.

A entrada do no-break retificada e filtrada sem transformador o que resulta em

uma tenso DC, que ser o valor de pico da tenso da rede eltrica alimentando-se

assim o circuito inversor com uma tenso de alto valor.Para o circuito carregador de baterias tambm eliminou-se o transformador de

baixa freqncia, implementando um conversor DC/DC flyback chaveado em alta

freqncia que ir manter o banco de baterias carregado enquanto existir rede

eltrica presente. Esta tecnologia de chaveamento em alta freqncia utilizada no

carregador de baterias, conversor DC/DC elevador de tenso e tambm na ponte do

circuito inversor, apresentou uma considervel diminuio no tamanho final do

equipamento (maior robustez).

Tambm possibilitou a implementao de uma estratgia de controle e proteo

analgicos assim como a implementao destes de maneira digital utilizando um

DSC (Controlador Digital de Sinais) de baixo custo e podendo ento realizar uma

comparao de desempenho destas duas tecnologias, visto ainda que a tecnologia

de controle digital com processamento em tempo real tema de muitas pesquisas


26/218


27/218

25

imperfeies da rede j mencionadas nesta seo. E o bloco HB3 carregar as

baterias, quando elas estiverem descarregadas, at que atinjam a carga completa.

Quando houver uma falta de energia na rede, o bloco HB4 atuar, convertendo a

tenso das baterias para uma tenso mais elevada (260V). Finalmente o inversor,juntamente com um filtro, converter esta tenso em uma onda senoidal de 115V,

60Hz, enquanto houver carga nas baterias. Eliminando, assim faltas rpidas na rede,

e ainda permitindo que equipamentos delicados sejam adequadamente desligados e

dados sejam salvos, antes que a carga das baterias cesse.


28/218

26

1 - Circuito Retificador

1.1 - Int roduo

Este primeiro captulo tratar do primeiro bloco do diagrama de blocos

apresentado na Figura 2 na introduo geral deste trabalho. Este primeiro blocotrata-se de um conversor AC/DC, que converte a forma de onda da rede eltrica,

podendo esta ter 127V ou 220VRMS, com freqncia de 60Hz.

Este bloco converte a tenso alternada da rede em uma tenso contnua que

alimenta o barramento de entrada do inversor. Assim, como a entrada deste bloco

alimentada pela rede, ele s estar ativo quando a rede estiver presente, quando a

rede sair, o mesmo barramento de sada deste bloco ser alimentado pelo conversor

DC/DC alimentado pela bateria.

Adicionalmente, neste mesmo captulo ser citado tambm o filtro de linha, que

filtra as impurezas da rede, tais como picos de tenso de alta freqncia e outros

rudos, para que estas no prejudiquem componentes do circuito, bem como seu

correto funcionamento. Um resistor na entrada inserido no circuito apenas no incio

do funcionamento, para limitar a corrente de partida ( in-rush), quando os capacitores

do retificador esto descarregados, que curto-circuitado por um rel cuja bobina

acionada pelo controle.


29/218

27

1.2 - Procedimentos de Projeto

1.2.1 - Retificador

Para o projeto deste retificador, as equaes utilizadas foram retiradas de

[TREVISO, 2005]. A Figura 6, mostra o circuito retificador implementado neste

projeto, com um seletor 127V/220V, que ser explicado a seguir. tambm

importante lembrar que este circuito no ligado diretamente rede, passando

antes por um filtro de linha e um rel que habilita um resistor no incio do

funcionamento da placa.

Figura 6 Circuito retificador com filtro de linha e seletor 127V/220V.

Quando a tenso de entrada de 220VRMSo rel fica em NF, assim o circuito

funciona como um retificador de onda completa comum, como se pode notar na

Figura 7.

Figura 7 Funcionamento do retificador em 220V I.


30/218

28

Quando as tenses positiva e negativa da rede esto como mostrado na Figura

7, os diodos em destaque iro conduzir, carregando os capacitores com a tenso de

pico da rede, e, no outro semi-ciclo da rede o funcionamento ocorrer conforme a

Figura 8.

Figura 8 Funcionamento do retificador em 220V II.

Assim, o retificador ir carregar os capacitores com a tenso de pico da rede a

cada semi-ciclo da mesma, conforme se pode observar na Figura 9.

Figura 9 Formas de onda de tenso na rede (A), tenso no capacitor equivalente(B), corrente nos diodos (C e D).


31/218

29

Ainda, quando a tenso de entrada de 127V, o rel chaveado na posio NA

e o circuito passa a funcionar como um dobrador de tenso, conforme Figura 10.

Figura 10 Funcionamento do retificador em 127V I.

Na Figura 10, no semi-ciclo positivo da rede apenas os dois capacitores de cima

so carregados com a tenso de pico da rede, e no semi-ciclo negativo da rede os

dois capacitores de baixo tambm so carregados com a tenso de pico da rede,

conforme a Figura 11. Assim, o capacitor equivalente dos dois capacitores de cima

mais os dois capacitores de baixo ter uma tenso de 2Vp. Com apenas o diodo em

destaque conduzindo.

Figura 11 Funcionamento do retificador em 127V II.


32/218

30

1.2.1.1 - Clculos para o Retificador como Onda Completa

A capacitncia utilizada no equacionamento a capacitncia equivalente dada

pelas associaes em srie e paralelo entre os capacitores. Assim, a energia

acumulada neste capacitor equivalente em cada semi-ciclo dada por:

[Equao 1]

Como a energia acumulada no capacitor tambm pode ser dada por:

f

PW inin [Equao 2]

E a tenso mnima pode ser escrita como:

capacitordocargadeTempo

)2cos(min

c

cp

t

tfVV [Equao 3]

O tempo de carga pode ser dado pela equao a seguir:

f

VV

t p

c

2

cos min1

[Equao 4]

A carga que o capacitor absorve e cede a cada meio ciclo de funcionamento da

rede calculado pela equao a seguir.

capacitordocargadecorrentedePico

chg

cchg

i

VCtiQ [Equao 5]

Assim, a corrente de carga pode ser estipulada por:


33/218

31

c

p

c

chgt

VVC

t

VCi

)( min

[Equao 6]

Igualando-se as equaes 1 e 2 tem-se:

[Equao 7]

portanto:

2min2 VVfP

C

p

in

[Equao 8]

Considerando:

Ichg Valor eficaz da componente alternada da corrente de carga.

IDC Valor mdio da corrente de carga.

Ic1ef Valor eficaz da corrente total de carga do capacitor.

Ento:

221

222

1

DCefcchg

chgDCefc

III

III

[Equaes 9 e 10]

E, como:

T

tiI

T

tiI

c

chgefc

c

chgDC

2

2

1

[Equaes 11 e 12]

Assim:

2

2

222

)2(2

42

ftftiI

T

ti

T

tiI

ccchgchg

cchg

cchgchg

[Equaes 13 e 14]


34/218

32

No capacitor circula apenas a componente alternada da corrente ichg, produzindo

perdas em sua resistncia srie equivalente (RSE), o que provoca aquecimento.

Assim, pode-se calcular o retificador, com uma potncia de sada de 700W,

adotando um rendimento de 90%, uma tenso de entrada de 220V com variao de

10% e uma tenso mnima de 260V, e pela equao 8, tem-se:

Assim, cada um dos capacitores deve ter o dobro do valor mostrado acima, uma

vez que esto em srie, ou este mesmo valor se estiverem em srie-paralelo, como

o caso, conforme a Figura 6. E a corrente de carga, que a corrente de pico

repetitivo que os diodos devem suportar, pode ser calculada pelas equaes 4 e 6.

Ams

Fi

mst

chg

c

78,2301,1

)260280(1199

01,1377

280

260cos

1

E a corrente mdia nos diodos dada por:

AV

P

I in

Dmdia 94,12002

77,777

2

1.2.1.2 - Clculos para o Retificador como Dobrador

Para o clculo da tenso mnima neste modo de operao, tem-se que levar em

conta que esta ocorrer quando um dos capacitores estiver em seu nvel mnimo de

tenso, enquanto o outro, neste momento estar ainda no meio de sua descarga,

tendo uma tenso dada pela mdia entre a sua tenso de pico e a sua tenso

mnima, assim:

2

2min2

min1min

min2min1

21

pcC

C

CC

pCpC

VVVV

VV

VV

[Equaes 15, 16 e 17]


35/218


36/218


37/218

35

No circuito da Figura 12, na situao inicial (NF) o resistor est inserido no

circuito e a nica carga que a rede enxerga, uma vez que os capacitores esto

descarregados.

Decorrido algum tempo, conforme implementado no controle, os capacitores jtero efetuado suas cargas iniciais. O controle enviar um sinal positivo, que ir

saturar o nico transistor apresentado no circuito. Desta forma surgir uma tenso

de 12V VSAT na bobina, acionando o rel, que mudar de posio, curto-

circuitando o resistor e ligando a rede (h um filtro de linha entre a rede e o rel) ao

retificador.

Para uma situao extrema, em que a rede ligada em 220V, com uma tenso

10% acima do valor nominal, estando os capacitores descarregados, tem-se uma

corrente de partida (in-rush), pela lei de Ohm, de:

AI 5,1522

22201,1

1.2.3 - Filtro de Linha

O filtro de linha apresentado na Figura 13, tem a funo de filtrar interferncias

eletromagnticas que, de outra maneira poderiam interferir no circuito e at mesmoreduzir a vida til dos componentes, bem como causar outros problemas, servindo

tambm para amenizar o envio de rudos para a rede, enviados do prprio

equipamento.

Com este propsito utiliza-se um filtro de resistores, capacitores e indutores. Os

capacitores utilizados devem ser dos tipo X e Y. Estes capacitores so destinados

supresso de interferncia porque possuem baixas resistncia e indutncia srie

equivalentes, alta capacidade de absoro de transientes, boa resistncia

ionizao devido impregnao do dieltrico, excelente propriedade de auto-

recuperao aps ionizaes momentneas do dieltrico, alm de altas freqncias

de ressonncia.

A Figura 13 mostra a implementao do filtro de linha.


38/218

36

Figura 13 Filtro de interferncia eletromagntica.

1.2.4 - Seletor 127V / 220V

O circuito da Figura 14, identifica se a tenso de alimentao de 127V ou

220V, e conforme for, aciona o rel do dobrador de tenso, de forma a ajustar o

retificador. Se a tenso for de 127V, aciona o rel de forma a obter-se um retificador

dobrador, e, se for de 220V, um retificador de onda completa.

Figura 14 Circuito do seletor 127V / 220V.


39/218

37

Na Figura 14, as sadas A1 e A2 so conectadas nos terminais da bobina do

rel. Os resistores de 47ke o paralelo entre os resistores de 180e 1kformam

um divisor resistivo, que saturar o transistor BC546 ao atingir por volta de 0,7V. A

seguir tem-se o clculo que leva tenso necessria para saturar este transistor.

Vk

V

R

RRV

RR

RV

k

217152

471527,0

1

217,0

7,021

1

1521801000

1801000180//1

Para que a rede atinja uma tenso de 217V (pico), a tenso RMS na rede deverser de:

VVRMS 153

2

217

Portanto, o transistor BC546 ir saturar para tenses acima de 150V, o que ir

provocar a descarga do capacitor de 47F em paralelo com o mesmo, colocando,

assim o transistor MPSA42 em corte e o capacitor em srie com o mesmo ir

descarregar-se. Deixando o rel em sua posio normal, ou seja, permanecer

fechado em NF (normalmente fechado), e aberto em NA (normalmente aberto), o

que far com que o retificador funcione em modo onda completa, conforme as

Figuras 7 e 8.

Para tenses abaixo de 150V, como o caso de uma tenso de 127V, O BC546

no ir saturar, e o capacitor de 47F em paralelo com o mesmo ser carregado

pelo resistor de 33ke injetar corrente suficiente para que a juno base-emissor

do MPSA42 mantenha-se polarizada, e o mesmo opere em saturao, o que

permitir a carga do capacitor em paralelo com A1 e A2, ligados bobina do rel,ativando-o. Assim, o rel passar posio acionado, abrindo em NF e fechando

em NA, o que ir fazer com que o circuito funcione como um retificador dobrador,

como pode ser observado nas Figuras 10 e 11.


40/218


41/218

39

2 - Carregador de Baterias

2.1 - Int roduo

Como j mencionado na introduo geral, o carregador das baterias foi

implementado atravs de um conversor flyback no modo descontnuo comtransformador, controlado pelo integrado 1M0380 [5].

A tenso do carregador ser controlada por um regulador ajustvel de preciso,

o TL431 [6], tambm contando com um circuito de controle de corrente. O circuito

completo do carregador de baterias ser analisado neste captulo.

O carregador das baterias deve fornecer uma tenso de sada de 28V, uma vez

que foram utilizadas duas baterias de 12V em srie, e as mesmas apresentam uma

tenso de flutuao um pouco acima da nominal.

Este circuito possui um limitador de corrente de 1A, pois o equipamento ter um

longo perodo para carregar as baterias, quando houver energia da rede. A potncia

relativamente baixa, da ordem de 30W, torna simplificado o circuito e a robustez dos

componentes utilizados no mesmo.


42/218

40

Figura 15 Circuito completo do flyback.


Para o projeto do conversor flyback, as equaes utilizadas foram as de

[MELLO, 1987].

2.2.1 - Retif icador de Entrada

A parte do circuito mostrada na Figura 16 o circuito retificador que ir alimentar

o flyback.


43/218


44/218


45/218


46/218


47/218

45

Assim que o diodo comea a conduzir, por ele passa uma corrente que decresce

linearmente, conforme a forma de onda (D) da Figura 23, at chegar a zero, no

tempo T (onde dado por 1-). Essa corrente se relaciona com a corrente de

pico no primrio IM, pois a energia no instante do corte deve ser constante e igual a:

2

2

1Mpp

ILE [Equao 25]

Que no secundrio poder ser expressa por:

2

2

1DSS

ILE [Equao 26]

Igualando as equaes 25 e 26 tem-se:

MD II [Equao 27]

como

S

p

N

N [Equao 28]

Pode-se escrever:

T

ILV MSS

[Equao 29]

Assim, para compensar variaes em IMdeve-se variar , portanto, o ngulo de

conduo do secundrio diretamente proporcional corrente de sada. Entretanto

a energia em cada ciclo deve ser a energia necessria para manter a corrente de

sada a uma tenso constante, assim:

f

PE S [Equao 30]

Igualando as equaes 25 e 30, encontra-se:


48/218

46

p

SM

Lf

PI

2

[Equao 31]

Substituindo o IMda equao 31 na Equao 24, pode-se obter o Lp.

fP

VL

S

E

p.2

2

[Equao 32]

Substituindo PSporS

SR

V2

, na Equao 32, obtm-se:

p

SES

Lf

RVV

2 [Equao 33]

A Equao 33 fornece a funo de transferncia do conversor Flyback modo-

descontnuo. Nota-se que tanto variaes em VE quanto em RS, contribuem para

variaes em . Assim, dever ser mximo para VEmine ISmax, o que implicar em

max, logo para VEmine ISmaxdeve-se ter:

1maxmax [Equao 34]

A relao de espiras deve ser calculada por:

maxminmax

1

S

E

V

VN [Equao 35]

O ngulo de conduo pode ser calculado por:

S

S

R

Lf

2 [Equao 36]

E o capacitor pode, ento, ser calculado pela equao a seguir:

fVIN

R

LfIIN

CCM

S

SSM

2

22

[Equao 37]


49/218


50/218

48

Ncleo EE30/15/7: Ap=0,71cm4; le=6,69cm; Ae=0,597cm

2

22422

/3654402

3,010597,0

2espnH

E

BAAl e

[Equao

39]

.50365

900esp

nA

LN

l

p

p

[Equao

40]

Assim, tem-se 50 espiras no primrio, para o ncleo EE30/15/7, conforme

[DATASHEET EE30/15/7]. E a rea de cobre calculada a seguir:

2

max

212,0

001005,0402

404

40435,0989,03

/4029,0397

cmm

J

IACu

mAII

cmAAkJ

RMS

RMS

p

Mp

j

pj

[Equaes 41, 42 e43]

Assim, para o enrolamento primrio um fio 26AWG ser suficiente, com 50

voltas. Para o secundrio, da Equao 32 substituindo VEpor VSe PSpor SSR

V2

, tem-

se,

Hkf

RL SS

2,52

67.2

285,0

2

22

max

[Equao

44]

E da Equao 40, retira-se:

.1295,11365

2,52esp

nA

LN

l

SS

Assim, tem-se que o secundrio dever apresentar 12 espiras, com a rea de

cobre calculada a seguir, utilizando as equaes 27, 42 e 43.

2

max

00418,0402

68,1

68,13

5,012,43

12,4989,012

50

cmJ

IACu

AII

AINI

RMS

RMS

S

DS

MD


51/218

49

Assim, para o secundrio 12 voltas de dois fios 24AWG sero suficientes.

2.2.2.2.2 - Clculo do Capaci tor

Para o clculo do capacitor basta substituir os valores j calculados na equao

37, com uma variao de tenso na sada no maior que 0,5%, o que equivale a

14mV.

F

km

k

fVIN

R

LfIIN

CCM

S

SSM

305671412,42

28

2,52672112,4

2

222

Assim, pode-se utilizar um capacitor de 470F, com certa folga.

2.2.2.2.3 - Clculo do Diodo

O diodo deve suportar uma corrente mdia de 1A, que a corrente de sada,

com picos repetitivos no valor de IDque de 4,12A, e suportar altas freqncias, por

isso utiliza-se um diodo UF.

Foi utilizado o diodo UF5404, que satisfaz com folga as necessidades, pois tem

um tempo de recuperao reversa de menos de 50ns, conforme a Tabela 2 esuporta uma corrente mdia de 3A e uma corrente de pico repetitivo de 30A,

conforme a Tabela 3.

Tabela 2: Tempo de recuperao reversa do UF5404


52/218

50

Tabela 3: Mxima tenso reversa, corrente mdia e corrente de pico repetitivo do

UF5404

2.2.2.3 - Circuito de Contro leO principal elemento do circuito de controle o integrado TL431[6]. Este

componente um regulador de preciso ajustvel, a seguir tem-se seu diagrama de

blocos interno para maior compreenso.

Figura 24 Diagrama de blocos interno do TL431.

E o circuito de controle encontra-se na Figura 25:


53/218

51

Figura 25 Circuito de controle do Flyback.

A lgica do controle apresentada no circuito da Figura 25, funciona da seguinte

maneira: primeiramente o TL431[6] mantm uma tenso de 2,5V na referncia,

assim atravs do divisor resistivo obtido atravs dos resistores de 2,2k e 270,

bem como do trimpot de 1k, regula-se a tenso que se deseja na sada, com estes

resistores obtm-se uma tenso entre 22,87V e 32,13V, conforme segue:

V

kkV

kR

Vk

V

R

VR

RRV

VRR

RV

trimpot

trimpot

REF

REF

13,325,2270

12,2270

2,2

87,225,2270

02,2270

0

0

0

1

210

0

21

1

Assim, quando a tenso na sada passa do valor estipulado, o TL431[6] ir

consumir mais corrente em seu catodo, o que ir provocar um aumento na corrente

no diodo do optoacoplador 4N25, diminuindo a tenso sobre o transistor acoplado ao


54/218

52

mesmo (4N25), fazendo com que a tenso que vai ao pino de realimentao do

1M0380 [5] diminua, reduzindo-se, assim, a razo cclica.

E, quando a tenso na sada cai abaixo do nvel correto, o catodo do TL431[6]

ir deixar de demandar corrente, fazendo com que a corrente no diodo dooptoacoplador diminua, o que ir provocar um aumento na tenso coletor emissor do

transistor do optoacoplador, aumentando assim, a tenso na realimentao do

1M0380[5], fazendo com que a razo cclica do mesmo aumente. Mantendo, assim,

a tenso na sada estvel no valor desejado. Os capacitores do circuito funcionam

como filtro para os rudos.

2.2.2.4 - Limi tador de CorrenteO circuito limitador de corrente ser analisado utilizando a Figura 26:

Figura 26 Circuito do limitador de corrente.

Quando a corrente de sada, representada na Figura 26 por I1, cresce, ela causa

um aumento da tenso nos resistores em srie com a sada, cuja associao em

paralelo pode ser representada por um resistor de 0,5, assim, para correntes


55/218


56/218

54

3 - Conversor DC/DC

3.1 - Int roduo

Ser apresentado neste captulo o circuito do conversor DC/DC elevador, que

funcionar sempre que a rede cair, retirando energia da bateria, com uma tensoentre 22V e 28V (cada uma das baterias tem uma tenso nominal de 12V,

totalizando 24V), e convertendo para uma tenso DC de 260V.

Alm do conversor, sero tratados alguns circuitos adicionais, como a

alimentao da placa de controle, a amostragem da carga da bateria e os drivesdas

chaves (MOSFET), bem como a amostragem da realimentao, que ir para o

controle.

A Figura 27 mostra o circuito completo do conversor DC/DC, que apresenta

tanto caractersticas de um conversor forward quanto do push-pull. Seu

funcionamento ser detalhado no decorrer deste captulo.


57/218

55

Figura 27 Circuito completo do conversor DC/DC.


Para o projeto deste conversor, as equaes utilizadas so provenientes de[TREVISO, 2005].

3.2.1 - Circui tos Adicionais

Neste tpico trata-se de alguns circuitos para o conversor DC/DC.

Primeiramente pode-se observar na Figura 27, as fontes de tenso V5e V6no lado

esquerdo do esquemtico, que representam as baterias em srie. Ligado ao mesmo

ponto que o plo positivo da bateria est a sada VBAT, que vai para o controle, e

amostra a tenso da bateria.

Ligado ao mesmo ponto est a entrada do regulador LM7812, que fornece um

barramento de 12V que alimenta o controle, por meio das sadas +12 e GND, e os

drivesdos MOSFETs. Entre o GND e a entrada e entre o GND e a sada existem


58/218

56

capacitores de 470F para garantir estabilidade ao regulador, bem como prximo

aos drives, para filtrar o barramento.

H, tambm, no canto direito da Figura 27, um divisor resistivo (resistor de

220k e trimpot de 20k), que amostra a tenso na sada, e envia estarealimentao ao controle atravs da sada FB. E, finalmente, um fusvel na sada

das baterias limitando a sua corrente em 50A, e em paralelo com as baterias, depois

do fusvel, um diodo UF5404, que dever entrar em conduo quando os plos das

baterias forem ligados invertidos, queimando o fusvel.

3.2.2 - Snubber

Estes dispositivos so utilizados para se amortecer as oscilaes de altafreqncia geradas durante a comutao dos semicondutores de potncia, devido s

suas indutncias parasitas e capacitncias intrnsecas e so usados para evitar

picos elevados de tenso nos semicondutores, evitando que os mesmos sejam

danificados. E, por ser um circuito de baixa potncia, este no adiciona grande custo

ao projeto, propiciando ao mesmo, qualidade. Tem-se a seguir o circuito do snubber

implementado para proteger as chaves do conversor DC/DC.

Figura 28 Circuito do snubber.

3.2.2.1 - Clculo do Snubber

Primeiramente dimensiona-se o resistor para que este dissipe 1,0W para a

tenso mxima que a chave dever suportar. Para o circuito adota-se o dobro da

tenso mxima de entrada, 28V, assim:


59/218

57

kV

R iRMS 1,31

56

1

2 22

Porm, como pode-se notar utiliza-se um resistor maior, de 4,7k. Para o

capacitor, deve-se dimensionar uma queda para 90% de sua tenso:

F

kC

V

VR

tC

eVV

C

C

tRC

CC

6,1349,0ln7,4

7,66

kHz)51(fperododovalordodescargadetempoumPara

ln0

1

1

01

Como se pode notar na Figura 28, foi usado um capacitor de 47nF e um diodo

UF4004, mas os valores aqui calculados, como j dito so empricos, assim, os

valores utilizados podem apenas ser prximos dos calculados, como visto.

3.2.3 - Conversor

3.2.3.1 - Funcionamento do Circuito

Para explicar o funcionamento deste conversor, foi montado um circuitoesquemtico, apresentado na Figura 29, que simplifica o circuito, retirando-se

componentes em srie e paralelo, bem como componentes adicionais para melhorar

seu desempenho.

Figura 29 Circuito simplificado do conversor.


60/218

58

Este circuito, como se pode notar, compe-se de nada mais que dois

conversores forwardcompartilhando do mesmo indutor e capacitor do secundrio, e,

cada um trabalhando alternadamente, ou seja, funcionando entrelaados.

Figura 30 Circuito de um conversor Forwardconvencional.

Figura 31 Formas de onda de um conversor Forwardconvencional.


61/218

59

A partir daqui, todas as referncias dos componentes levaro em conta a Figura

29, enquanto que todas as referncias formas de onda levaro em considerao a

Figura 31. Assim, num primeiro momento, a chave T1 posta em conduo,

colocando uma tenso igual a Vi em L1, e passando pela mesma uma corrente

apresentada na forma de onda 3, enviando energia para a sada, aparecendo assim

uma corrente representada pela forma de onda 4 no diodo D6, que ir para o

indutor.

Aps essa etapa, a chave T1 ser colocada em corte, surgindo uma corrente de

desmagnetizao em L3 e D2 (forma de onda 6), surgindo ainda uma tenso na

chave T1. A corrente do indutor Lindfechar o lao atravs do diodo D8.

Aps alguns instantes, a chave T2 entrar em conduo, porm nada mudar

para as formas de onda mencionadas acima, que esto relacionadas com um outro

transformador, independentemente. Surgir agora a tenso Vi no enrolamento L1,

passando a corrente da forma de onda 3, porm atrasada em meio perodo, pela

chave T2. Assim, essa energia ser enviada para a sada atravs do enrolamento

L2, passando pelo diodo D7, com a corrente da forma de onda 4, porm tambm

atrasada em meio ciclo de chaveamento.

Ao abrir a chave T2, passar pelo diodo D3, uma corrente de desmagnetizao,

como mostrada em 6 porm tambm atrasada de 180. E o diodo D8 voltar aconduzir a corrente do indutor Lind.

Assim, as formas de onda dos dois circuitos (de cada transformador) sero as

mesmas, como mostrado na Figura 31, porm defasadas de 180 uma da outra,

tendo uma razo cclica menor que 0,5 para cada chave. Assim, tem-se na sada a

forma de onda da Figura 32.

Figura 32 Formas de onda de tenso no diodo D8 e forma da corrente no indutor.


62/218

60

3.2.3.2 - Clculo dos Transformadores

Como os dois transformadores devero ser iguais, apenas um clculo ser

efetuado. Assim projetou-se o transformador para uma entrada entre 22V e 28V,

uma tenso de sada de 130V (metade da tenso de sada desejada, uma vez queusou-se dois transformadores), uma freqncia de trabalho de 15kHz e uma

potncia de sada de 350W, pois cada transformador fornecer metade da potncia

de sada desejada, e a potncia de sada total dever ser de 700W. Primeiramente

ser definido a mxima razo cclica como 0,45, deixando certa folga em relao

razo cclica mxima terica, de 0,5, assim pode-se obter a razo cclica mnima:

353,028

2245,0

22

2845,0

min

min

min

max

min

max

D

D

V

V

D

D

[Equao

45]

Para a obteno da relao de espiras, utiliza-se a funo de transferncia do

conversor para uma razo cclica mxima. Assim, obtm-se a seguinte relao de

espiras:

0757,045,05,1130

2245,0

max0

minmax

0

0

DVV

VDN

N

VDDVV

DVN

VDV

D

i

iD

Di

[Equao 46]

A seguir calcula-se a densidade de fluxo, para a variao da tenso de entrada,

de modo que a densidade de fluxo nunca ultrapasse o valor em que o ncleo

comea a saturar. Assim:

TBV

VB 275,035,0

28

22max

max

min [Equao 47]

De posse destes dados calculados pode-se calcular o coeficiente de densidade

de corrente nos fios (kj), utilizando um T de 30, e o Ap do ncleo necessrio:


63/218

61

4

136,144

54,0

615275,036,464

1035065,21065,2

36,4644035.63

cmkfBkj

PAp

kj

z

S

[Equaes 48 e

49]

O ncleo determinado o EE42/21/20, conforme [DATASHEET EE 42/21/20],

cujo Ap de 6,14cm4; le=9,7cm; Ae=2,4cm2. Agora, a partir da escolha do ncleo,

calcula-se o nmero de espiras no enrolamento primrio.

.54,433275,0104,2

45,0224

maxmin1 esp

kfBA

DVN

e

i

[Equao 50]

Adota-se, ento, 5 espiras no primrio. Como j foi calculado a relao de

espiras, pode-se obter o nmero de espiras no secundrio.

.660757,0

512

2

1 espN

NN

N

NN [Equao 51]

A densidade de corrente nos fios ser:

212,012,0 /48,37314,636,464 cmAApkjJ [Equao 52]

Calculados os nmeros de espiras no primrio e no secundrio, pode-se passar

para o clculo da rea de cobre que ser necessria para esses mesmos

enrolamentos. Primeiramente, para um fator de indutncia do ncleo de

Al=4000nH/esp (dado do fabricante), pode-se calcular a indutncia no primrio.

HNAlLp 1005104262

1 [Equao 53]

Donde pode-se obter a corrente de magnetizao no primrio:

AkfL

VDIp

img 6,6

151002245,0minmax [Equao 54]

Sendo o seu valor RMS:

AD

IImgmgRMS

556,23

45,06,63

max [Equao 55]


64/218

62

O que implicar uma rea de cobre de:

20055,036,464

556,2cm

J

IA RMSCu [Equao 56]

Assim, tem-se que o enrolamento da desmagnetizante dever ter a rea de

cobre calculada acima, sendo que trs fios 24 AWG sero suficientes, tendo o

mesmo 5 espiras, como o primrio. A corrente RMS no secundrio ser:

ADIIISRMS 985,145,0269,069,2maxmin00 [Equao57]

E a rea de cobre no enrolamento secundrio, conforme a equao 56, deve ser

de:

200427,036,464

985,1cm

J

IA RMSCu

O que d 3 fios 24 ou 25 AWG, enquanto para o primrio usa-se fita de cobre

para os enrolamentos, cuja corrente RMS respectiva rea de cobre devem ser:

206197,036,46478,28

78,2856,20757,0

985,1

cmJIA

AIN

II

RMSCu

mgRMS

SRMS

pRMS

Finalizando-se, assim, o clculo dos transformadores.

3.2.3.3 - Clculo do Filtro de Sada

Para o clculo do filtro de sada, tanto do indutor, quanto do capacitor, utilizam-

se as equaes de um push-pull [Treviso, 2005], assim, a indutncia mnima do

indutor de sada deve ser:

mHkfIN

VDDL

S

i

ind378,2

152269,00757,02

28353,021353,0

22

21

min

maxminmin

[Equao

58]

Para a escolha do ncleo precisa-se primeiramente calcular a energia mxima

no indutor, dada pela Equao 59:


65/218

63

mJmIILESSind 41,10269,069,2378,2

2

1

2

1 22min

[Equao 59]

A partir da energia calculada, pode-se fazer a escolha do ncleo, considerando

um fator de utilizao (ku) de 0,4, e uma variao de temperatura de 30C, o que

nos leva a um kj de 397, segundo a Equao 48, tem-se um Ap de:

4

136,144

48,435,03974,0

1041,102102cm

m

Bkjku

EAp

z

[Equao 60]

Assim, o ncleo a ser utilizado deve ser o ncleo EE 42/21/15, que tem um Apde

4,66 cm4, Ae=1,82 cm e le=9,7 cm. Calcula-se, agora, o fator de indutncia.

2

2242

max

2

89,19441,102

35,01082,1

2 espnH

mE

BAA el

[Equao 61]

E, portanto, o indutor dever ter um entreferro, cuja largura calculada a seguir:

mmcml

n

A

lA

e

e

e

ele

17,165,82

7,9lg

65,821082,1104

107,989,19447

2

0

[Equaes 62 e 63]

Assim, a largura deixada entre as duas partes do ncleo deve ser da metade

deste valor, uma vez que o fluxo passar duas vezes pelo entreferro, sendo que o

entreferro deixado deve ser de 0,587mm. A seguir, tem-se o clculo do nmero de

espiras:

.46,11089,194

378,2esp

n

m

A

LN

l

ind [Equao 64]

A densidade de corrente pode ser obtida atravs da Equao 52:

212,012,0 /33066,4397 cmAApkjJ

Superdimensiona-se a corrente RMS usando a corrente de pico, de 2,96A.

Assim, tem-se uma rea de cobre, conforme a equao 56, de:

200897,0330

96,2cm

J

IA RMSCu


66/218

64

O que leva a 3 fios 22 AWG.

Para o clculo do capacitor, deve-se arbitrar a mxima variao na tenso de

sada, que ser considerada 0,5%, ou 1,3V. Assim, a capacitncia necessria de:

Fm

VV

ILC

ss

S 45,252603,12

69,2378,2

2

22

[Equao 65]

Porm, um ponto crtico no projeto do capacitor a perda atravs da resistncia

srie equivalente (ESR), que dada por:

24,069,22

3,1

2

2

S

ESR

SESR

I

VESR

ESRIV

[Equao 66]

O capacitor utilizado foi o de 220F/400V, que tem 0,25de ESR, como pode

ser visto em [DATASHEET CAPACITORES ELETROLTICOS], e este, ainda est

em paralelo com os capacitores do retificador, que possuem resistncia srie

equivalente ainda mais baixa. Assim, uma vez que o capacitor equivalente utilizado,

tem 10 vezes mais capacitncia e uma ESR menor que suficiente, de se esperar,

de acordo com as equaes 65 e 66, um ripplemenor que o mximo dimensionado.

3.2.3.4 - Clculo dos Semicondutores

Os diodos D2 e D3 da Figura 29, devem suportar uma corrente de pico repetitivo

de 3A, como encontrado na equao 54. Bem como uma tenso reversa de duas

vezes a entrada mxima, ou seja, 56V. Assim, o diodo UF5404 suprir essas

caractersticas com folga, como j apresentado na Tabela 3.

J os diodos D6 e D7 devem suportar uma corrente de 3,4A, como calculado

pela Equao 57, e uma tenso de pico repetitivo do dobro da tenso dos pulsos nosecundrio.

VN

VV i 740

757,0

2822 max


67/218

65

Para suportar estas necessidades foram colocados 4 diodos UF5404 em srie

paralelo, o que permite o dobro da corrente e da tenso do diodo, apresentados na

Tabela 3, satisfazendo, assim, as necessidades do projeto.

O diodo D8 dever suportar uma tenso reversa no valor desses picos nosecundrio, de 370V, sendo suficiente um diodo UF5406, cujos dados tambm se

encontram na Tabela 3.

Os transistores devem tambm suportar uma tenso do dobro da tenso mxima

de entrada, ou seja, 56V, e uma estimativa da corrente que eles devem suportar

conduzir, dada pela corrente na sada, dividida pela relao de transformao.

AN

II S 53,35

0757,0

69,2

Assim, utiliza-se 3 MOSFETs IRFZ45 em paralelo, satisfazendo assim as

necessidades, como pode ser conferido na Tabela 4:

Tabela 4: Caractersticas do IRFZ45


68/218

66

3.3 - Concluso (Conversor DC/DC)

Assim, pode-se dizer que as chaves (MOSFETs) e diodos utilizados devem

satisfazer com folga s necessidades do circuito, conforme mostrado na seo

3.2.3.4. O transformador calculado utiliza um ncleo de ferrite EE 42/21/20, com 5espiras no primrio, de fita de cobre, com rea de cobre de 0,0564 cm, 66 espiras

no secundrio, com 3 fios 25 AWG, e 5 espiras na desmagnetizante, de 3 fios 24

AWG.

O indutor calculado, dever usar ncleo de ferrite EE42/21/15, com 110 espiras,

utilizando 3 fios 22 AWG. E, finalmente, foi utilizado um capacitor de 220F, com

tenso de 400V.


69/218


70/218


71/218

69


4.2.1 - Circuitos para o Controle e Proteo

Conforme Figura 33, h um pequeno sensor de corrente (RS) ligado ao

barramento DC, que possui uma resistncia muito baixa. Assim, toda a corrente que

vai para o terra passa por ele, gerando uma pequena tenso, proporcional corrente

na carga, tendo-se assim uma amostragem da forma de onda na sada, que

enviada para o controle.

Tem-se ainda as sadas SADA 1 e SADA 2, que correspondem a uma

amostragem da tenso de sada, conforme pode-se notar na Figura 34:

Figura 34 Circuito de amostragem da tenso de sada.

Este circuito, tem um divisor resistivo, que divide a tenso na carga em cerca de

cem vezes, e dois buffers para manter o sinal, enviando-o para o controle, uma

amostragem da diferena de potencial sobre a carga.


72/218

70

Ainda na Figura 34, tem-se um triac, que acionado sempre que a tenso de

sada vence os quatro diodos zener de 51V, totalizado 204V, assim, quando a

tenso de sada ultrapassa esse valor no pico, o triac dever ser acionado,

causando um curto e rompendo o fusvel de proteo existente entre os capacitores

do barramento e o inversor.

4.2.2 - Drives das Chaves

Os drives das chaves servem para fornecer a tenso e corrente necessrias

para coloc-las em conduo ou em corte rapidamente, bem como para isolar os

pulsos das mesmas. Na Figura 35, tem-se o esquemtico do circuito dos drives.

Figura 35 Esquemtico do circuito dos drivesdas chaves.


73/218

71

Na Figura 35 tem-se apenas o esquemtico dos drives da entrada PINV-1,

sendo que o circuito para os drivesda entrada PINV-2 o mesmo e cada uma das

entradas gera dois sinais, definidos como B e C, no caso de PINV-1, e D e E, no

caso de PINV2 (Figura 33). Cada um desses sinais acionar duas chaves em

paralelo, para aumentar sua capacidade de corrente. Tanto os sinais B e C, quanto

os sinais D e E so iguais, acionando dois grupos de chaves ao mesmo tempo.

Agora ser explicado o funcionamento dos circuitos dos drives, para apenas um

sinal, pois todos os quatro circuitos sero iguais.

Logo na entrada de PINV-1 h um par de transistores. Se o sinal em PINV-1 for

de nvel alto, o transistor BD139 entrar em conduo levando a tenso de 12V ao

gatedo IRF840, fazendo-o entrar em conduo.

Surgir ento 12V na bobina primria do transformador, que dobrar esta tenso

em seu secundrio, j que a relao de transformao deste transformador de

pulsos de 1:2. Quando houver nvel baixo em PINV-1 o transistor BC327 entrar

em saturao, descarregando o capacitor no gatedo IRF840, fazendo-o entrar em

corte.

Assim que o MOSFET entrar em corte, a bobina dever desmagnetizar-se

atravs dos trs diodos zener em srie, de 150V cada, assim a tenso de

desmagnetizao ser de 450V, muito maior que a tenso dos pulsos, tendo-seassim, uma rpida desmagnetizao, permitindo-se razes cclicas bem altas. Note

que o MOSFET dever suportar esta tenso, por isso foi usado um IRF840, que

suporta tenses de 500V.

No secundrio do transformador, quando houver pulso positivo o diodo na sada

do enrolamento conduzir, carregando o capacitor de 47F via resistor de 1k e

diodo 1N4148, travando sua tenso em 10V, graas ao zener 1N4740, assim, entre

B1 e B2 tem-se: 24V - 10V - 2V = 12V.

Na desmagnetizao, a tenso ser de 900V no secundrio, e far com que o

transistor BC327 (PNP) entre em saturao por meio do divisor resistivo,

descarregando o capacitor do gatedo MOSFET, enquanto o capacitor de 47F, far

com que uma tenso negativa de -10V aparea entre B1 e B2, garantindo, assim, o

corte das chaves. Os diodos zener 1N4747 garantiro uma proteo de tenso nas

chaves, protegendo-as contra transitrios rpidos superiores a 20V.


74/218

72

4.2.3 - Snubber

Como este assunto j foi tratado na seo 3.2.2, passa-se diretamente ao

clculo dos componentes para o mesmo. A seguir tem-se a Figura 36 com o snubber

para as chaves do inversor:

Figura 36 Snubberdas chaves do inversor.

Agora adota-se os mesmos clculos anteriores dos snubbers, assim, para uma

dissipao de 1,0W, e uma tenso do valor do pico de tenso do retificador como

dobrador, que pode ser vista na seo 1.2.1.2, obtem-se uma resistncia de:

kV

R 1561

395

1

22

max

Assim, utiliza-se uma resistncia de 150k. A seguir, calcula-se os capacitores

para uma descarga mxima de 90%, segundo os mtodos utilizados anteriormente.

F

kC

1,2

9,0ln150

3,33

Foi deixada uma boa folga para o capacitor, e o diodo usado foi o UF4007, que

suporta 700V de tenso reversa.

4.2.4 - Funcionamento do Inversor

A seguir simplifica-se o circuito do inversor, apenas para explicar o seu

funcionamento, retirando-se os snubbers, circuitos para controle e proteo, bem

como unindo componentes em srie e paralelo em um s.


75/218

73

Figura 37 Circuito simplificado do inversor.

Quando houver um pulso positivo em PINV-1, as chaves T1 e T4 sero

fechadas, ento surgir a tenso do barramento DC em BRA1, e do terra em BRA2,

e quando houver um pulso positivo em PINV-2 as chaves T2 e T3 sero fechadas,

aparecendo a tenso do barramento DC em BRA2 e 0V em BRA1.

Adotando BRA2 como referncia, e a tenso do barramento de 260V (apenas

para explicar o circuito). Sempre que houver um pulso em PINV-1, tem-se em BRA1

260V, e, quando houver um pulso em PINV-2, tem-se em BRA1 uma tenso de -

260V, assim, obtm-se uma onda PWM de 30kHz (freqncia adotada para o

inversor).

A tenso mdia dessa onda PWM ser positiva sempre que a razo cclica de

PINV-1 for maior que a de PINV-2, sendo mxima quando a razo cclica de PINV-1

for mxima, e ser negativa sempre que a razo cclica de PINV-2 for maior que a

de PINV-1, sendo mxima quando a razo cclica de PINV-2 for mxima. Sendo nula

quando as duas razes cclicas forem iguais.

Assim, pode-se controlar a tenso mdia da onda PWM, atravs dos pulsos de

PINV-1 e PINV-2, de modo que este controle resulte em uma onda senoidal de

60Hz, e 115VRMS. Da, o filtro se encarrega de transformar a onda PWM em uma


76/218

74

onda senoidal, filtrando as freqncias altas dos pulsos de 30kHz e deixando passar

a senoidal de 60Hz, modulada.

4.2.5 - Carga Proposta

Para uma potncia de sada de 700W, e uma tenso RMS de 115V, pode-se

facilmente calcular a corrente RMS para uma carga resistiva, atravs da equao de

potncia para cargas puramente resistivas, a seguir.

AV

PI

IVP

RMS

RMS

RMSRMS

086,6115

700

[Equao 67]

Porm, nem todas as cargas so puramente resistivas, e um caso crtico,

embora comum, o de um retificador como carga. Assim, supe-se um retificador

como carga, com potncia de entrada de 700W, e ripplede 10%, com uma tenso

de entrada estvel em 115V, como o caso da sada do no-breakprojetado. Tem-

se, ento uma tenso de pico e uma tenso mnima de:

VVV

VV

p

p

37,1469,0

63,1622115

min

Assim, segundo a equao 8, a capacitncia para esta carga dever ser de:

FVVfP

Cp

in 232237,14663,16260

700222

min

2

Adota-se para o capacitor da carga um valor de 2200F. Assim, atravs das

equaes encontradas em [BOLOGNINI, 2004], pode-se calcular a corrente mxima

que os indutores devero suportar:

AV

VI

VmRCf

VV

R

R

p

L

p

ripple

48,6661,322

211521

115

700

221

61,3289,182,2602

2115

2

89,18700

115

max

2

[Equaes 68 e 69]


77/218

75

Da Equao 4 pode-se calcular o tempo de carga e, finalmente, atravs da

equao 6, a corrente de carga:

Ams

Fi

msf

VV

t

chg

p

c

56,31196,1

)37,14663,162(2322

196,1377

9,0cos

2

cos 1min1

Assim, pode-se utilizar estas cargas estimadas para clculos a seguir.

4.2.6 - Dimensionamento das Chaves

As chaves MOSFET usadas foram MOSFETs IRFP460, pois como a tenso

mxima que as chaves devem suportar a tenso mxima do barramento, de quase

400V, conforme visto na seo 4.2.3.

E a corrente RMS na carga, para uma carga resistiva mxima ser em torno de

6 A, calculado pela Equao 67, como cada uma das chaves conduzir durante

apenas metade do tempo, tem-se uma corrente mdia nas chaves de:

AImed 04,3

2

087,6 [Equao 70]

Assim, para dar certa folga foram colocados dois MOSFETs IRFP460 em

paralelo, cada um com uma corrente direta de 13A, a 100C, para uma corrente DC,

como mostrado na Tabela 5. Considerando que esta capacidade devido ao efeito

pelicular caia para 25%, tem-se uma corrente de 3,25A. Com os dois MOSFETs em

paralelo tem-se uma corrente de 6,5A, suportando, ainda as estimativas, bem como

uma margem de segurana.


78/218

76

Tabela 5: Caractersticas do IRFP460

4.2.7 - Clculo do Fil tro de Sada

Para o clculo do filtro arbitra-se uma freqncia de corte de 500Hz (60 vezes

menor que a freqncia da onda triangular), assim, pode-se calcular os valores de

capacitncia e indutncia de modo a se obter este filtro. Primeiramente apresenta-se

o clculo do LC.

7

22

10013,15002

1

2

1

2

1

C

C

fCL

CL

f

[Equao 71]

Assim, ao utilizar dois indutores de 500 H, pode-se obter uma capacitncia de:

FmL

C 66,502

10013,110013,1 77

Utiliza-se 4 capacitores, e adota-se para cada capacitor de um valor de 16F,

totalizando, assim, 64F, donde obtm-se a freqncia de corte de:

HzmCL

fC 85,444

6422

1

2

1

Dada a corrente mxima encontrada atravs da equao 69 na seo 4.2.5,

pode-se calcular a energia que o ncleo dever suportar, atravs da Equao 59.


79/218

77

JmiLEDind 21,248,661

2

1

2

1 22max

A partir do clculo da energia, pode-se fazer a escolha do ncleo, considerando

um fator de utilizao (ku) de 0,4, e uma variao de temperatura de 30C, o queleva a um kj de 397 segundo a Equao 48, ento tem-se um Ap segundo a

Equao 60, de:

4

136,144

197235,03974,0

1021,22102cm

Bkjku

EAp

z

Assim, nota-se que no ser possvel a implementao desse ncleo, devido ao

Apser muito grande, no estando disponvel no laboratrio um ncleo com esse Ap.

Assim, a partir do ncleo EE65/33/26, conforme [DATASHEET EE65/33/26],encontra-se as seguintes condies: aumenta-se a freqncia de corte para 1681Hz,

com os mesmos capacitores e propem-se uma carga com uma capacitncia de

1000F. Recalcula-se ento, o ncleo.

4

136,144

54,0

22

max

99

9

22

max

28,3635,036,4644,0

1071,762102

36,4644035.63

71,768,46702

1

2

1

14064

1096,81096,82

1096,816812

1

2

1

8,4674,712

211521

115

700

221

63,15289,181602

2115

2

cmm

Bkjku

EAp

kj

mJiLE

HC

L

fCL

AV

VIi

VmRCf

VV

z

Dind

ind

C

R

p

LD

p

ripple

Para o ncleo EE 65/33/26, tem-se um Apde 36,28 cm4, Ae=5,25 cm e le=14,7

cm. Calcula-se, agora, o fator de indutncia.

2

2242

max

2

07,22071,762

35,01025,5

Documents

Gilson 07 No Break