Monografia Minha

5/22/2018 Monografia Minha

1/108

Alexandre Brito da Silva

Flvio Aparecido dos Reis

Giovani Idivan Manosso

PROJETO E IMPLEMENTAO DE UMA FONTE GERADORA DE

AFUNDAMENTO DE TENSO

CURITIBA

2009

Ministrio da Educao

Universidade Tecnolgica Federal do Paran

Departamento Acadmico Eletrotcnica

Projeto de Concluso de Curso


2/108






Trabalho de graduao apresentado na disciplina

de Projeto Final 2 do curso de Engenharia

Industrial Eltrica Eletrotcnica da

Universidade Tecnolgica Federal do Paran.

Orientador: Prof. Eduardo Romaneli, Dr. Eng.

CURITIBA

2009


3/108






Este Trabalho de Concluso de Curso de Graduao foi julgado e aprovado como requisito parcial para

a obteno do Ttulo de Engenheiro Eletricista, do curso de Engenharia Industrial Eltrica nfase em

Eletrotcnica do Departamento Acadmico de Eletrotcnica (DAELT) da Universidade Tecnolgica Federal do

Paran (UTFPR).

Curitiba, 30 de junho de 2009.

____________________________________

Prof. Paulo Srgio Walenia

Coordenador de Curso

Engenharia Industrial Eltrica Eletrotcnica

____________________________________

Prof. Emerson Rigoni, Dr. Eng.

Coordenador de Projeto Final de Graduao

Engenharia Industrial Eltrica Eletrotcnica

ORIENTAO BANCAEXAMINADORA

______________________________________

Prof. Eduardo Flix Ribeiro Romaneli, Dr. Eng.


Orientador

_____________________________________

Prof. Antnio Carlos Pinho, Dr. Eng


_____________________________________

Prof. Walter Cruz Sanchez, Dr. Eng



4/108

Dedicamos este trabalho Deus, que o

Senhor de todas as coisas. Sem Ele nada

possvel, mas graas a Ele, que nos deu foras

para chegar at aqui, este trabalho est

concludo.


5/108

AGRADECIMENTOS

Agradecemos a todos os professores que tivemos a honra de sermos alunos, desde a infncia,

at os professores da Universidade Tecnolgica Federal do Paran, por compartilhar conosco

os seus conhecimentos, proporcionando a nossa entrada em uma Universidade de renome e a

nossa formao como profissionais.

Agradecemos aos pais, que sempre estiveram ao nosso lado nesta caminhada, nos apoiando e

incentivando.

Agradecemos aos familiares pelo apoio e pela confiana que nos foram depositadas.Agradecemos aos nossos amigos de faculdade, pois sempre estivemos dando apoio uns aos

outros na nossa jornada estudantil. Sobretudo as pessoas que cursaram a maior parte da

faculdade junto conosco.

Agradecemos aos grandes amigos que fizemos ao longo do tempo, pelos anos de amizade

sincera e pela presena em todos os momentos importantes de nossas vidas.

E, agradecemos as namoradas, que nos apoiaram muito nos anos em que estivemos juntos,

tanto pelas suas companhias, pelos seus conhecimentos, sobretudo, por estarem ao nosso ladonos momentos de dificuldade ao longo da graduao.

Agradecemos a empresa National Instruments, em especial aos engenheiros Antonio Medina

e Andre Oliveira, pelo emprstimo da placa de aquisio usada nesse projeto, a qual foi de

grande valia ao desenvolvimento deste.


6/108

RESUMO

A simulao com afundamentos de tenso para ensaios no destrutivos de diferentes

equipamentos, como eletroeletrnicos, conversores e rels estticos, importante, pois uma

forma de verificar a sensibilidade destes quando sujeitos a esse distrbio, que ocorre

frequentemente na rede eltrica.

A presente monografia prope um projeto e implementao de uma fonte geradora de

afundamentos de tenso para que possam ser realizados os ensaios de imunidade nos

equipamentos. A topologia de um conversor CC-CA com modulao senoidal foi utilizada

para a gerao da senide de sada da fonte geradora de afundamentos de tenso.

So apresentados detalhes a respeito da simulao, atravs do programa Multisim,

para o total entendimento do conversor CC-CA. Utilizou-se a linguagem de programao

LabVIEW para o desenvolvimento de um programa o qual comanda, atravs de uma senide

de referncia, o conversor. Este sinal gerado atravs de uma placa de aquisio do fabricante

National Instruments. Posteriormente so evidenciados detalhes de projeto e construo do

conversor CC-CA senoidal com potncia de 1000W. Por fim, apresenta-se o prottipo

construdo e os resultados alcanados com sua experimentao.

Palavras-chave: Afundamentos de Tenso, conversor CC-CA, senoidal, LabVIEW.


7/108

ABSTRACT

The simulation with Voltage Sags to non-destructive tests of different equipments,

such as electronics, converters and relays, it is important because it is a way to check the

equipments sensibility.

This article proposes a project and implementation of a Voltage Sag Generator, to

make some tests for immunity in equipments. The topology of a DC-AC converter with

sinusoidal modulation has been used to generate the sinusoidal output of the Voltage Sag

Generator.

The simulation has been done through Multisim software to the comprehension about

DC-AC converter. The sinusoidal reference to the control of DC-AC converter has been

developed using the LabVIEW programming language. This signal is generated by a National

Instruments acquisition board. And, finally, the construction details and results obtained with

this prototype are shown.

Keywords: Voltage Sags, DC-AC converter, sinusoidal, LabVIEW.


8/108

LISTAS DE FIGURAS

Figura 2.1 Exemplo de uma curva CBEMA..............................................................13

Figura 2.2 - Topologia do conversor CC-CA em Ponte Completa...............................14

Figura 2.3 Modulao PWM senoidal a) a dois nveis e b) a trs nveis de tenso de

sada..........................................................................................................................................15

Figura 2.4 Primeira etapa semiciclo positivo. ........................................................16

Figura 2.5 - Segunda etapa com tenso nula sobre o filtro de sada.............................17

Figura 2.6 - Terceira etapa de operao igual primeira...........................................18

Figura 2.7 - Quarta etapa de operao do semiciclo positivo.......................................18

Figura 2.8 - Primeira etapa do semiciclo negativo. ......................................................19

Figura 2.9 - Segunda etapa do semiciclo negativo. ......................................................20

Figura 2.10 - Terceira etapa de operao repete a primeira..........................................20

Figura 2.11 - Quarta etapa do semiciclo negativo. .......................................................21

Figura 2.12 - Principais formas de onda do inversor em ponte completa. ...................21

Figura 3.1 Frequncia de operao das chaves semicondutoras................................25

Figura 3.2 Topologia do retificador de entrada. ........................................................28

Figura 3.3 Topologia do filtro L0C0...........................................................................29

Figura 3.4 Slew ratepara o amplificador operacional LM311..................................33

Figura 3.5 Funcionamento da porta notcom histerese. .............................................33

Figura 3.6 Soft-startimplementado atravs doLabVIEW.........................................34

Figura 3.7 - Viso geral do circuito simulado. .............................................................35

Figura 3.8 - Circuito gerador do PWM a 3 nveis. .......................................................36

Figura 3.9 - Sinais do PWM a trs nveis, enviados s chaves semicondutoras...........37

Figura 3.10 Tenso de sada sem o filtro LC.............................................................37

Figura 3.11 Tenso de sada com o filtro LC. ...........................................................38

Figura 4.1 - Senide distorcida gerada atravs da porta paralela (LPT1).....................41

Figura 4.2 - Placa de aquisio NI................................................................................42

Figura 4.3 - Fluxograma referente ao programa gerador da senide de referncia ao

afundamento. ............................................................................................................................43

Figura 4.4 - Painel de interface com usurio. ...............................................................44

Figura 4.5 - Viso geral do cdigo de programao.....................................................46Figura 4.6 - Stacked sequence structure. ......................................................................47


9/108

Figura 4.7 - Bloco para separao dos segundos em inteiros e fracionrios. ...............47

Figura 4.8 - Varivel de incio do afundamento e case structure.................................48

Figura 4.9 - Diagrama de blocos referente ao afundamento de tenso com tempo

menor do que 1 segundo. ..........................................................................................................49

Figura 4.10 - Cdigo de programao interno SubVIreferente gerao de senides

menores do que um segundo. ...................................................................................................49

Figura 4.11 - Gerador de forma de onda senoidal. .......................................................50

Figura 4.12 - Diagrama de blocos referente ao afundamento de tenso com tempo

maior do que 1 segundo............................................................................................................50

Figura 4.13 - Cdigo de programao interno SubVIreferente gerao de senides

maiores do que um segundo. ....................................................................................................51

Figura 4.14 - Gerador de onda senoidal de referncia..................................................51

Figura 4.15 Soft-startgerado via programa...............................................................52

Figura 5.1 Esquema de montagem.............................................................................54

Figura 5.2 Fonte Simtrica. .......................................................................................55

Figura 5.3 Amplificador operacional isolador AD210N. ..........................................57

Figura 5.4 Utilizao do AD210N como seguidor de tenso. ...................................57

Figura 5.5 Gerador de onda triangular.......................................................................58Figura 5.6 Inversor de fase, desacoplamento e comparadores para gerao dos sinais

PWM.........................................................................................................................................59

Figura 5.7 MOSFET ..................................................................................................60

Figura 5.8 Gerao dos PWMs complementares e tempo morto.............................60

Figura 5.9 Indutncias parasitas e circuito grampeador. ...........................................62

Figura 5.10 Topologia de controle. ............................................................................63

Figura 5.11 Diagrama de ganho e fase respectivamente. ..........................................64Figura 5.12 Topologia do compensador PID.............................................................65

Figura 5.13 Diagrama de Bode do sistema compensado...........................................69

Figura 5.14 Circuito da fonte geradora de afundamentos de tenso..........................70

Figura 5.15 Serigrafia da placa de controle. ..............................................................71

Figura 5.16 Camada de cobre da placa de controle. ..................................................72

Figura 5.17 Serigrafia do estgio de potncia............................................................72

Figura 5.18 Camada de cobre sobre a placa. .............................................................73

Figura 5.19 Camada de cobre inferior placa...........................................................73

Figura 5.20 Prottipo da fonte geradora de afundamentos de tenso........................74


10/108

Figura 5.21 Ondas triangulares portadoras................................................................75

Figura 5.22 CH1 amostra do sinal de sada atravs do sensor Hall.CH2 senide de

referncia obtida via microcomputador....................................................................................75

Figura 5.23 Sinal de erro obtido na sada do compensador.......................................76

Figura 5.24 Sinais de PWM complementares............................................................76

Figura 5.25 Sada do driver. ......................................................................................77

Figura 5.26 Sada do inversor modulado a trs nveis de tenso sem o filtro de sada.

..................................................................................................................................................78

Figura 5.27 Sada do inversor....................................................................................78

Figura 5.28 Afundamento de 50% da tenso com durao de um ciclo....................79

Figura 5.29 Afundamento de 50% da tenso com durao de dez ciclos..................79

Figura 5.30 Afundamento de 10% da tenso com durao de dez ciclos..................80

Figura 5.31 Corrente de recarga do capacitor............................................................81

Figura 9.1 - A onda quadrada passando pelo filtro ativo produzindo uma onda senoidal

de baixa distoro. ....................................................................................................................90

Figura 9.2 - Onda senoidal aps o filtro bandpass, sem a componente DC.................90

Figura 9.3 - Circuito equivalente do componente UAF42. ..........................................91

Figura 9.4 Tenso sada para uma entrada de 3V......................................................92Figura 9.5 Tenso sada para uma entrada de 5V......................................................92

Figura 9.6 - Onda quadrada a ser filtrada para obteno da senide............................93

Figura 9.7 - Senide de sada........................................................................................93

Figura 9.8 Forma de onda aps a insero de um capacitor de 150nF na sada para

eliminao de rudos. ................................................................................................................94

Figura 8.9 Configurao bsica do oscilador ponte de Wein. ...................................97

Figura 9.10 - Circuito completo Ponte de Wein, testado e ajustado numa frequnciade 80Hz.....................................................................................................................................98

Figura 9.11 - Senide grampeada em 2,6V. .................................................................99

Figura 9.12 - Sinal aps retirada da tenso de grampo...............................................100

Figura 9.13 - Layout da placa do oscilador. ...............................................................101


11/108

SUMRIO

1. Captulo I ....................................................................................................................8

1.1. Introduo ................................................................................................................8

1.2. Problema..................................................................................................................9

1.3. Justificativa ..............................................................................................................9

1.4. Objetivos................................................................................................................10

1.4.1. Objetivo geral ..........................................................................................10

1.4.2. Objetivos especficos ...............................................................................10

1.5. Mtodo de pesquisa ...............................................................................................11

1.6. Estrutura do trabalho .............................................................................................11

2. Captulo II.................................................................................................................12

2.1. Introduo ..............................................................................................................12

2.2. Caracterizao dos afundamentos de tenso .........................................................12

2.3. Conversores CC-CA com modulao senoidal a trs nveis de tenso.................13

2.3.1. PWM (pulsewidth modulation)...............................................................13

2.3.2. Conversor CC-CA com modulao senoidal a trs nveis de tenso....... 14

2.3.3. Operao do inversor em ponte completa ...............................................16

2.4. Concluso ..............................................................................................................22

3. Captulo III................................................................................................................23

3.1. Introduo ..............................................................................................................23

3.2. Especificaes da fonte geradora de afundamentos de tenso ..............................23

3.2.1. Especificaes de projeto ........................................................................23

3.2.2. Escolha da carga ......................................................................................24

3.3. Especificao das chaves semicondutoras e dos diodos roda livre .......................24

3.3.1. Tipo de chave semicondutora a ser utilizada ...........................................24

3.3.2. Especificao do MOSFET .....................................................................25

3.3.3. Diodos roda livre .....................................................................................27

3.4. Barramento em corrente contnua..........................................................................27

3.5. Filtro de sada ........................................................................................................29

3.5.1. Indutor......................................................................................................29

3.5.2. Capacitor..................................................................................................313.6. Comparadores e porta not com histerese...............................................................32


12/108

3.7.Soft-startdo conversor CC-CA .............................................................................33

3.8. Simulaes.............................................................................................................34

3.8.1. Viso geral do circuito .............................................................................34

3.8.2. PWM a trs nveis de tenso....................................................................36

3.8.3. Tenso de sada do filtro LC....................................................................37

3.9. Concluso ..............................................................................................................39

4. Captulo IV ...............................................................................................................40

4.1. Introduo ..............................................................................................................40

4.2. Programa e circuito para gerao do sinal de referncia.......................................40

4.2.1. Escolha do Programa e do Circuito .........................................................40

4.2.2. Desenvolvimento do programa................................................................42

4.2.3. Painel de interface com usurio ...............................................................44

4.2.4. Cdigo de programao ...........................................................................45

4.2.5. Soft-start..................................................................................................52

4.3. Concluso ..............................................................................................................53

5. Captulo V.................................................................................................................54

5.1. Introduo ..............................................................................................................54

5.2. Fonte de alimentao.............................................................................................555.3. Isolao entre o conversor e o microcomputador..................................................56

5.4. Circuitos de comando do inversor.........................................................................58

5.5. Acionamento dos MOSFETs ...............................................................................59

5.6. Controlador PID ....................................................................................................62

5.7. Implementao prtica...........................................................................................69

5.7.1. Circuito geral ...........................................................................................69

5.7.2. Montagem do prottipo ...........................................................................715.8. Resultados obtidos .................................................................................................74

5.9. Concluso ..............................................................................................................81

6. Consideraes finais .................................................................................................83

7. Sugestes para projetos futuros ................................................................................84

8. Referncias bibliogrficas ........................................................................................85

9. Apndices outras solues para gerao da onda senoidal de referncia..............88

Apndice A Alternativa para reduzir o custo da placa de aquisio. ........................89

9.1.1. Introduo................................................................................................89

9.1.2. Simulao ................................................................................................91


13/108

9.1.3. Montagem ................................................................................................92

9.1.4. Concluso ................................................................................................94

Apndice B Oscilador ponte de Wein. Opo para gerao de um sinal de referncia

para um conversor CC-CA ...................................................................................................96

10. Anexo....................................................................................................................102


14/108

8

1.CAPTULO I

1.1.INTRODUO

Energia eltrica um produto que precisa satisfazer especficos requisitos de

qualidade, obedecendo a certos parmetros como frequncia e amplitude. Com os avanos

tecnolgicos dos equipamentos e dispositivos eletro-eletrnicos, h uma necessidade de

garantir que os parmetros da energia utilizada na alimentao desses, estejam de acordo com

os parmetros de projeto para seu correto funcionamento (MEHL, 2007).A partir da dcada de 1980, no Brasil, a caracterstica da carga a ser suprida pelas

concessionrias de energia eltrica mudou significativamente. Com o crescente interesse em

racionalizar e conservar energia eltrica, comandos eletrnicos passaram a compor as cargas,

dando-lhes caracterstica no linear, diferentemente do antigo consumidor cuja carga era

essencialmente linear. A partir desta poca, tambm, cargas cada vez maiores passaram a

compor o cenrio industrial (MEHL, 2007).

Devido a esta no linearidade das cargas e o aumento da potncia demandada,

surgiram na rede eltrica efeitos indesejveis, tais como alto nvel de distoro harmnica,

interrupes na alimentao, transitrios, desequilbrios de tenso, oscilaes de tenso,

variao da frequncia do sistema, flutuao de tenso (flicker), variao de tenso de curta

ou longa durao.

Um dos principais e mais freqentes distrbios que ocorrem na rede eltrica o

chamado afundamento de tenso, tambm conhecido na literatura internacional como Voltage

Sag, e, especificamente na Europa, como Voltage dip. Geralmente este efeito pode ser

causado devido partida de equipamentos de grande potncia, energizao de

transformadores, faltas de qualquer tipo na linha ou desequilbrio entre as tenses, falhas em

equipamentos ou manobras da concessionria. Esse distrbio pode provocar alguns problemas

tais como desligamento de equipamentos, oscilaes em motores, perda de dados e erros de

processamento. Existem mtodos para minimizar esses problemas, como a utilizao de UPS

(no-breaks) e reguladores de tenso.

Segundo o ONS (OPERADOR NACIONAL DO SISTEMA ELTRICO, 2002, p.11)

o afundamento de tenso definido como uma variao de tenso de curta durao, e este

distrbio citado em dois itens de seu submdulo 2.2.


15/108

9

11.8 Denomina-se Afundamento Momentneo de Tenso (AMT) o evento em que ovalor eficaz da tenso seja superior ou igual a 0,1 e inferior a 0,9 pu da tensonominal durante um intervalo de tempo com durao superior ou igual a um ciclo

(16,67 ms) e inferior ou igual a trs segundos.11.11 Denomina-se Afundamento Temporria de Tenso (ATT) o evento em que ovalor eficaz da tenso seja superior ou igual a 0,1 e inferior a 0,9 pu da tensonominal durante um intervalo de tempo com durao superior a trs segundos einferior ou igual a um minuto.

1.2.PROBLEMA

A simulao com afundamentos de tenso para ensaios no destrutivos de diferentes

equipamentos, como conversores e rels estticos, importante, pois uma forma de verificar

a sensibilidade desses equipamentos quando sujeitos a esse distrbio. Embora seja possvel

obter afundamentos de tenso apenas chaveando elementos passivos, por exemplo,

manobrando os taps de um transformador ou cargas resistivas, este mtodo no satisfatrio,

pois no se tem um controle adequado do afundamento de tenso.

A fonte chaveada o equipamento adequado para a simulao de eventos de variaes

de tenso, entretanto, os equipamentos comerciais disponveis so de elevado custo e no

permitem acesso para o entendimento tcnico da estrutura dessas fontes. A abordagem tcnica

referente construo de uma fonte geradora de afundamentos de tenso, permite levantar

questes tcnicas relacionadas a esses equipamentos no que se refere ao circuito de potncia,

controle e integrao de circuito e programa para a parametrizao do afundamento de tenso.

1.3.JUSTIFICATIVA

Pelo distrbio de afundamento de tenso se tratar de um problema de grande

relevncia no que se refere qualidade de energia, por haverem poucos estudos que abordem

de maneira mais especfica esse fenmeno e tambm pelo alto custo relacionado aquisio

de equipamentos para sua simulao, faz-se necessrio efetuar estudos mais aprofundados,

bem como propor o desenvolvimento de um equipamento simulador de afundamentos de

tenso, tecnicamente compatvel com algumas exigncias e economicamente vivel.


16/108

10

1.4.OBJETIVOS1.4.1. OBJETIVO GERAL

Em virtude da grande influncia do afundamento de tenso na rede eltrica, carncia

de estudos objetivando a resposta dos equipamentos quando sujeitos a este fenmeno, e a

dificuldade de se encontrar equipamentos que simulem este tipo de perturbao, pretendeu-se

implementar uma fonte geradora de afundamentos de tenso que permita ser parametrizada de

forma que atenda parte dos requisitos estipulados pelas normas no que diz respeito

caracterizao do afundamento, isto , durao e amplitude.

1.4.2. OBJETIVOS ESPECFICOS

Definir as caractersticas da fonte geradora a ser implementada.

Estudar e projetar todos os parmetros necessrios ao funcionamento do circuito

modulador.

Simular o circuito eletrnico projetado atravs do programaMultisimverso 10.0.1.

Utilizando o programaLabVIEWverso 8.5, elaborar um programa com interface ao

usurio, para definio da amplitude e durao do afundamento de tenso, assim como

a visualizao prvia da forma de onda a ser modulada.

Montar um prottipo da fonte geradora para testes.

Comparar os dados coletados atravs da simulao, com os dados obtidos com o

prottipo.

Confeccionar a placa definitiva do circuito, utilizando o programa Protel DXP2004.

Realizar ensaios com cargas resistivas e em um circuito retificador (carga no linear),

testando a fonte quando submetida a essas cargas, observando a resposta dos

componentes da fonte envolvidos na gerao do afundamento de tenso controlado.


17/108

11

1.5.MTODO DE PESQUISA

Pesquisa sobre normas nacionais e internacionais que citem o fenmeno em estudo

(afundamento de tenso).

Pesquisa sobre o comportamento de equipamentos eletro-eletrnicos quando

submetidos aos afundamentos de tenso.

Comparar e fazer uma anlise minuciosa dos vrios resultados obtidos.

Reviso bibliogrfica.

Redao e monografia para prvia apresentao.

1.6.ESTRUTURA DO TRABALHO

A monografia de nosso projeto final de graduao foi composta de seis captulos:

O primeiro captulo conter uma introduo geral, objetivos gerais e objetivos

especficos, justificativas e estrutura do trabalho.

O segundo captulo ser composto de uma reviso bibliogrfica, onde ter os

embasamentos tericos para o desenvolvimento do projeto.

O terceiro captulo ser destinado aos clculos relacionados ao projeto e s

simulaes.

No quarto captulo ser abordado a implementao do programa para interface com o

usurio.

No quinto captulo sero descritas as etapas de construo do prottipo. Sero

apresentados os dados coletados aps os testes com o prottipo, comparando esses

dados aos dados obtidos da simulao.

No sexto e ltimo captulo constaro concluses, consideraes finais e sugestes para

continuidade do projeto e para projetos futuros.


18/108

12

2.CAPTULO II2.1.INTRODUO

Neste captulo sero abordados as caractersticas dos afundamentos de tenso e os

aspectos tericos do conversor CC-CA com modulao senoidal, o qual ser utilizado no

projeto da fonte.

2.2.CARACTERIZAO DOS AFUNDAMENTOS DE TENSO

Antes de especificar as caractersticas da fonte geradora de afundamentos de tenso,

necessrio entender melhor este fenmeno, que causado geralmente por partida de

equipamentos de grande potncia, energizao de transformadores, faltas de qualquer tipo na

linha ou desequilbrio entre as tenses, falhas em equipamentos ou manobras da

concessionria (LEBORGNE, 2003). Alm da caracterizao da ONS (Operador Nacional do

Sistema Eltrico) citada na introduo desta monografia, outras normas tambm so

aplicveis para definio deste distrbio, e sero comentadas abaixo.

Segundo a norma IEEE 1159 (1995) IEEE Recommended Pratice for Monitoring

Electric Power Quality, afundamento de tenso (voltage sags) uma reduo do valor RMS

da tenso nominal para um nvel entre 0,1 a 0,9 pu, com durao de meio ciclo a sessenta

segundos. Fazendo ainda uma classificao do afundamento segundo sua durao, entre meio

e trinta ciclos so considerados instantneos, entre trinta ciclos e trs segundos so

momentneos e entre trs segundos e um minuto so temporrios. Se durante um

afundamento a tenso nominal reduza para um valor RMS menor que 0,1pu, ser considerado

uma interrupo. No se considera um voltage sag quando o valor RMS diminui para um

nvel acima de 0,9pu (IEEE, 1995).

Segundo a norma IEC 61000-2-1 (1990) clause 8 Voltage Dips and Short Supply

Interruption, o afundamento de tenso uma queda do valor RMS da tenso entre 0,10 a

0,99pu. Fora deste intervalo a reduo da tenso nominal pode ser considerada como

interrupo ou condio normal de operao. A durao do fenmeno entre meio ciclo e

alguns segundos (IEC, 2008).

H ainda as normas industriais SEMI F47-0200 Specification for Semiconductor

Processing Equipment Voltage Sag Immunity e CBEMA (ITIC) (anteriormente conhecida


19/108

13

como Associao dos Fabricantes de Equipamentos de Computao), as quais visam

determinar a imunidade de equipamentos frente aos afundamentos de tenso, bem como

descrever os procedimentos para os ensaios utilizados na determinao da imunidade. O

objetivo final de ambas as normas o levantamento de uma curva tenso versusdurao do

afundamento, para um equipamento especfico, em que se verificam as condies em que o

mesmo opera normalmente, em que apresenta alguma avaria ou ainda em que no opere.

Abaixo apresentado um exemplo de uma curva de tolerncia frente a afundamentos de

tenso. A parte superior curva representa as condies na qual o equipamento deveria operar

normalmente e a parte inferior onde o funcionamento do mesmo poderia ser afetado

(LEBORGNE, 2003).

Figura 2.1 Exemplo de uma curva CBEMA.

Fonte: Leborgne (2003).

2.3.CONVERSORES CC-CACOM MODULAO SENOIDAL A TRS NVEIS DE TENSO2.3.1. PWM(PULSEWIDTH MODULATION)

A modulao PWM se d atravs da comparao entre uma onda triangular portadora

e uma onda senoidal de referncia, originando um sinal de pulsos retangulares de largura

varivel e cuja frequncia fundamental acompanha a senide de referncia (PINHEIRO

FILHO, 2005).

O PWM uma tcnica de modulao por largura de pulso, ou seja, um circuito, pormeio de comparaes de sinais, gera um sinal quadrado de largura varivel, com frequncia


20/108

14

igual ao da onda portadora. Esta frequncia de modulao normalmente elevada acaba

necessitando de filtros LC para suavizar o trem de pulsos. (PINHEIRO FILHO, 2005)

2.3.2. CONVERSOR CC-CACOM MODULAO SENOIDAL A TRS NVEIS DE TENSO

Para a converso da tenso proveniente da fonte de alimentao, j retificada, para CA

torna-se necessrio a insero de um conversor esttico CC-CA ou inversor. Este conversor

CC-CA adotado, ter a sua configurao de acordo com a Figura 2.2, o qual ser formado por

uma estrutura em ponte completa com filtro na sada, possuindo modulao senoidal em trs

nveis de tenso (PINHEIRO FILHO, 2005).

Este inversor formado por quatro interruptores dispostos em forma de ponte os quaissero controlados por meio da variao senoidal da razo cclica. O inversor ter a funo de

gerar, a partir de um barramento em CC, uma tenso senoidal de 127V eficaz e frequncia de

60Hz.

O formato da tenso entregue pelo conversor CC-CA composta por uma seqncia

de pulsos dado pelo valor da sua tenso CC de entrada. Para recuperar a frequncia

fundamental da onda senoidal de referncia, ser utilizado um filtro LC. Este filtro, utilizado

para eliminao de harmnicos gerados na onda de 60Hz, acaba encarecendo e aumentando otamanho do conversor. (PINHEIRO FILHO, 2005).

Figura 2.2 - Topologia do conversor CC-CA em Ponte Completa.

Fonte: Pinheiro Filho (2005).

Sendo assim, isto pode ser resolvido utilizando uma modulao PWM senoidal em alta

frequncia, pois se obtm uma forma de onda que desloca o contedo harmnico para altas


21/108

15

frequncias, sendo que, os harmnicos presentes so todos de frequncia superior frequncia

de comutao adotada. Haver assim uma reduo nos filtros de tal forma que haja a

passagem apenas da componente fundamental de 60Hz (PINHEIRO FILHO, 2005).

Atravs da modulao PWM senoidal ser possvel obter uma modulao a dois ou

trs nveis da tenso.

A modulao a trs nveis faz uma comparao entre uma onda triangular e dois sinais

usados como referncia e defasados de 180, isto far com que as frequncias presentes no

contedo harmnico na sada do conversor CC-CA sejam duas vezes maiores, conforme

Figura 2.3b, isto sendo ocasionado pelo uso de comandos defasados. (PINHEIRO FILHO,

2005)

Figura 2.3 Modulao PWM senoidal a) a dois nveis e b) a trs nveis de tenso de sada.


Os conversores CC-CA na topologia onda completa, possuem oito etapas de operao,quatro no semiciclo positivo e as outras quatro no semiciclo negativo da senide, sendo que

esta configurao utiliza transistores do tipo MOSFETs ou IGBTs como interruptores. A

configurao adotada para o conversor CC-CA ser a em ponte completa com filtro LC

modulada senoidalmente. Com o filtro adequadamente dimensionado e projetado aliado

correta variao da razo cclica torna-se possvel aplicar carga uma onda senoidal com uma

amplitude controlada e com baixa taxa de distoro harmnica. (PINHEIRO FILHO, 2005).


22/108

16

2.3.3. OPERAO DO INVERSOR EM PONTE COMPLETA

2.3.3.1.ETAPAS DE COMUTAO

Para incio da anlise das etapas de funcionamento do inversor, considerado que

todos os elementos ativos e passivos do circuito sejam ideais e que estejam trabalhando em

regime permanente. Esta topologia do inversor em ponte completa modulado a trs nveis

composta por oito etapas de operao, das quais, quatro comeam a partir de comutaes no

dissipativas, ao passo que as outras quatro so realizadas com tenso positiva, causando

razovel desgaste nos componentes. (PINHEIRO FILHO, 2005)

Semiciclo positivo da tenso de sada

Etapa I t0a t1

Nesta etapa fecham-se os interruptores S1e S4, que comeam a conduzir, fazendo a

conexo entre o barramento CC e a carga. Nesta topologia, a tenso Vab positiva com a

corrente circulando atravs destes interruptorres e do filtro de sada at a carga conforme a

Figura 2.4. Como a tenso de sada sempre inferior tenso do barramento de entrada, a

tenso aplicada sobre o indutor de filtro positiva, fazendo com que a corrente cresalinearmente. Esta primeira etapa do semiciclo positivo termina quando a chave S4 recebe o

comando de bloqueio, cessando a corrente que circula no interruptor (PINHEIRO FILHO,

2005).

Figura 2.4 Primeira etapa semiciclo positivo.



23/108

17

Etapa II t1a t2

Com o interruptor S4 aberto, quem assume a corrente do indutor o diodo em

antiparalelo ao MOSFET S2, fazendo com que a tenso Vabse anule, pois a conexo entre a

carga e a fonte foi desfeita. A chave S2 recebe o comando para conduzir, entretanto devido

ao sentido da corrente imposto pelo indutor L0, a mesma passa a circular pelo seu diodo em

antiparalelo, fazendo uma comutao no dissipativa, pois a conduo do diodo espontnea.

Nesta segunda etapa Figura 2.5, a nica tenso presente no indutor de filtro a tenso de

sada. A tenso de sada neste componente negativa, fazendo com que sua corrente decresa

linearmente. A razo cclica controla, nesta etapa de conduo, o perodo de tempo em que a

tenso positiva ou nula na entrada do filtro (PINHEIRO FILHO, 2005).

Figura 2.5 - Segunda etapa com tenso nula sobre o filtro de sada.


Etapa III t2a t3

Nesta etapa (semiciclo positivo) o interruptor S4 recebe novamente o comando para

conduzir, fazendo com que a configurao seja a mesma da primeira etapa. Este interruptorfechado, sob tenso positiva, provoca uma comutao dissipativa ao submeter uma tenso

reversa no valor da tenso do barramento CC no diodo um antiparalelo chave S2,

bloqueando-o. A chave S4assume a corrente do indutor, fazendo a tenso aplicada na entrada

do filtro (Vab) fique positiva, conforme Figura 2.6 (PINHEIRO FILHO, 2005).


24/108

18

Figura 2.6 - Terceira etapa de operao igual primeira.


Etapa IV t3a t0O interruptor S1 que recebe o comando de bloqueio nesta etapa de operao, fazendo

a corrente do indutor circular pelo diodo em antiparalelo chave S3. Isto far com que a

tenso Vab se anule novamente. Da mesma forma que na segunda etapa, a chave S3passa a

conduzir, e devido ao sentido da corrente imposta pelo indutor, a corrente se mantm

circulando pelo diodo em antiparalelo a S3, at que a chave S1 volte a fechar. Levando o

conversor novamente a primeira etapa de operao com o bloqueio desse diodo, devido

aplicao reversa da tenso de entrada Vinsobre o mesmo (PINHEIRO FILHO, 2005).

Figura 2.7 - Quarta etapa de operao do semiciclo positivo.



25/108

19

Semiciclo negativo da tenso de sada

Etapa I t0a t1

Nesta primeira etapa do semiciclo negativo quem recebe o comando de conduo so

as chaves S2 e S3 realizando uma conexo entre o barramento CC e a sada. A corrente

circula por meio dos interruptores na direo da carga e a tenso Vab negativa. Da mesma

forma que no semiciclo positivo da tenso de sada, a tenso sobre o indutor L0 dada pela

diferena entre a tenso do barramento da entrada e a tenso aplicada carga. A Figura 2.8

mostra a primeira etapa de operao do conversor no semiciclo negativo. Sendo assim, a

corrente sobre o indutor cresce linearmente, entretanto com sentido oposto ao sentido do

semiciclo positivo da senide de referncia e da senide de sada (PINHEIRO FILHO, 2005).

Figura 2.8 - Primeira etapa do semiciclo negativo.


Etapa II t1a t2

Esta etapa, similar a segunda etapa do semiciclo positivo, iniciada pela comutao

no dissipativa provocada pela abertura da chave S2. A corrente do indutor assumida pelo

diodo em antiparalelo a S4, o qual desconecta o barramento CC e anula a tenso na entrada do

filtro. A chave S4 recebe o comando de conduo, porm, devido ao sentido da corrente no

indutor, esta continua a circular pelo diodo e passa a decrescer linearmente (PINHEIRO

FILHO, 2005).

Esta etapa apresentada na figura a seguir.


26/108

20

Figura 2.9 - Segunda etapa do semiciclo negativo.


Etapa III t2a t3

Na terceira etapa de operao do semiciclo negativo a chave S2recebe o comando de

conduo, de maneira anloga ao semiciclo positivo. A comutao dissipativa e provocada

pelo fechamento do interruptor S2, impondo uma tenso reversa no valor da tenso do

barramento CC ao diodo em antiparalelo a S3, bloqueando-o, fazendo com que os

interruptores S2 e S3assumam a corrente do indutor (PINHEIRO FILHO, 2005).

Figura 2.10 - Terceira etapa de operao repete a primeira.


Etapa IV t3a t0

Nesta etapa de operao a chave S3 comandada a bloquear, fazendo a corrente do

indutor circular sobre o diodo em antiparalelo chave S1. Desta forma a tenso de entrada do

filtro se anula novamente. Assim como na segunda etapa, o interruptor S1passa a conduzir,


27/108

21

todavia a corrente continua a circular pelo diodo em virtude do sentido da corrente do indutor.

Isto ocorre at que a chave S3passe a conduzir novamente, fazendo com que a configurao

seja a mesma j observada na primeira etapa (PINHEIRO FILHO, 2005).

Figura 2.11 - Quarta etapa do semiciclo negativo.


2.3.3.2.FORMAS DE ONDA

Uma vez feito o detalhamento das etapas de operao ou comutao do inversor CC-CA modulado a trs nveis de tenso possvel traar as principais formas de onda referentes

ao seu funcionamento, conforme Figura 2.12.

Figura 2.12 - Principais formas de onda do inversor em ponte completa.



28/108

22

2.4.CONCLUSO

Foi utilizada uma modulao senoidal a trs nveis com o intuito de se obter uma

reduo no tamanho do indutor de filtro e uma menor distoro no sinal de sada. H uma

reduo no custo do filtro pois os harmnicos presentes na entrada do filtro s so vistos a

partir de frequncias duas vezes maiores que a frequncia de comutao das chaves. Quase

todo o contedo harmnico eliminado pelo filtro de sada, dessa forma a carga receber uma

forma de onda senoidal com baixo nvel de harmnicos e com amplitude controlada.


29/108

23

3.CAPTULO III3.1.INTRODUO

Neste captulo sero apresentados algumas consideraes e clculos relacionados ao

projeto do conversor CC-CA com modulao senoidal a trs nveis de tenso, bem como

simulaes para a validao do projeto.

3.2.ESPECIFICAES DA FONTE GERADORA DE AFUNDAMENTOS DE TENSO3.2.1. ESPECIFICAES DE PROJETO

A fonte geradora de afundamento de tenso ser um conversor CC-CA senoidal com

as seguintes caractersticas:

Conversor CC-CA configurao em ponte completa.

Tenso nominal de sada do conversor CC-CA, monofsica a 127VRMSe 60Hz.

Potncia de sada: 1000W.

Modulao senoidal obtida com PWM a trs nveis de tenso.

Frequncia de chaveamento: 30kHz.

Tenso do barramento em corrente contnua de entrada: 191V.

O controle da fonte ser feito a partir de uma interface em LabVIEW, na qual o usurio

poder escolher a amplitude e a durao do afundamento de tenso. Esta interface ser

responsvel por gerar a senide de referncia para a modulao PWM. Esta senide

proveniente da interface, ser comparada no circuito de comando do conversor CC-CA com

duas ondas triangulares portadoras, complementares, de 30kHz. O resultado desta comparao

ser uma modulao PWM senoidal a trs nveis de tenso, que ser levado at as chaves

semicondutoras de potncia. Por fim, um filtro LC dever ser projetado para que se consiga

restaurar a frequncia fundamental da senide de referncia (60Hz).

Com essas caractersticas, espera-se que a fonte geradora de afundamento de tenso

atenda, pelo menos parcialmente, aos requisitos das normas aplicveis (descritas no Erro!

Fonte de referncia no encontrada.) no que diz respeito durao e amplitude dosafundamentos. No entanto, devido dificuldade de se implementar um conversor CC-CA


30/108

24

trifsico (pois seria necessrio fazer um controle isolado do afundamento em cada uma das

fases), optou-se em projetar um conversor com sada monofsica e de menor potncia do que

os equipamentos utilizados em ensaios, os quais visam a determinao de imunidade frente

aos afundamentos de tenso, descritos pela norma SEMI F42-0999 Test Method For

Semiconductor Processing Equipment Voltage Sag Immunity (SEMI F42-0999, 2008).

Contudo, acredita-se que seja possvel fazer um levantamento aproximado da

imunidade de equipamentos com potncia inferior a 1000W frente a afundamentos de tenso,

utilizando esta fonte.

3.2.2. ESCOLHA DA CARGA

Para validar o funcionamento da fonte geradora de afundamentos de tenso, as cargas

a serem alimentadas pela mesma ser, em uma primeira anlise, uma carga puramente

resistiva e posteriormente um circuito retificador. Desta forma, ser possvel verificar as

caractersticas de respostas do conversor CC-CA.

3.3.ESPECIFICAO DAS CHAVES SEMICONDUTORAS E DOS DIODOS RODA LIVRE3.3.1. TIPO DE CHAVE SEMICONDUTORA A SER UTILIZADA

Para o chaveamento do elo em corrente contnua sobre a carga, necessrio

especificar o tipo da chave semicondutora empregada (MOSFETou IGBT), com base em

algumas das caractersticas iniciais do projeto, tais como:

Potncia de sada: 1000W.

Tenso do barramento CC: 191V.

Frequncia de sada: 30kHz.

Segundo Blake e Bull da International Rectifier(BLAKE; BULL, 2008) as chaves

semicondutoras de potncia apresentam as seguintes caractersticas e aplicaes:

MOSFET:

Melhor operao com longas razes cclicas.

Aplicaes em baixa tenso (menor que 250V).


31/108

25

Potncias menores que 500W.

IGBT:

Melhor operao com razes cclicas curtas.

Aplicaes em alta tenso (maior que 1000V).

Potncias superiores a 5kW.

Quanto frequncia de operao as chaves se comportam conforme o grfico a

seguir:

Figura 3.1 Frequncia de operao das chaves semicondutoras.

Fonte: Blake e Bull (2008).

Nota-se, a partir do grfico da Figura 3.1, que a frequncia do chaveamento definido

para este projeto (30kHz) est na regio de operao tanto do MOSFET quanto do IGBT.

Embora seja indicado a utilizao de IGBTs em potncias acima de 500W, optou-se, devidoao custo e facilidade de aquisio, por MOSFETs, os quais atendem as caractersticas de

projeto mencionadas a seguir.

3.3.2. ESPECIFICAO DO MOSFET

Com base nas especificaes do projeto j mencionadas, pode-se calcular a corrente

mdia do conversor CC-CA conforme Equao 3.1, admitindo que este possua um

rendimento de 80%.


32/108

26

AV

PI

out

out

out87,7

127

1000=== (3.1)

Para calcular a corrente nos interruptores necessrio determinar o ndice de

modulao. Este pode ser definido como a razo entre o valor de pico da tenso senoidal de

sada do conversor Voutp pela tenso do barramento em corrente contnua Vin mostrada na

Equao 3.2 (PINHEIRO FILHO, 2005).

94,0191

2127=

==

in

outp

iV

Vm (3.2)

Para que este conversor CC-CA opere como gerador de afundamento de tenso,

conforme j especificado, a tenso de sada variar. Considerando os nveis de tenso que a

fonte poder fornecer carga entre 127VRMS e 12,7VRMS (10% do valor nominal), a variao

do ndice de modulao ficar entre 0,94 e 0,094.

A mxima corrente eficaz sobre os MOSFETs pode ser obtida pela Equao 3.3

(PINHEIRO FILHO, 2005), considerando o pior caso para o interruptor quando o ndice de

modulao for mximo:

ioutpkS mII3

1

8

1+= (3.3)

Em que Ioutpk a corrente de pico na sada, obtida pela Equao 3.4:

AII outoutpk 14,112 == (3.4)

Portanto:

AIS 28,594,03

1

8

114,11 =+=


33/108

27

Sero utilizados quatro MOSFETs IRFP460, os quais suportam uma corrente mdia

de 20A e tenso direta de 500V (DATASHEET MOSFET IRFP460, 2008). E possuem diodos

ultrarpidos em antiparalelo.

3.3.3. DIODOS RODA LIVRE

A corrente mdia em cada diodo roda livre interno aos MOSFETs dada pela

Equao 3.5:

= ioutpkDmed mII 8

121

(3.5)

Portanto:

AIDmed 46,094,08

1

2

114,11 =

=

A corrente mxima nos diodos a mesma dos MOSFETs: 11,14A. Considerando a

situao de mximo ndice de modulao. Contudo ser utilizado o diodo intrnseco presente

no encapsulamento do prprio MOSFET IFRP460.

3.4.BARRAMENTO EM CORRENTE CONTNUA

Para alimentao da etapa de potncia do conversor CC-CA ser retificado, atravs de

quatro diodos dispostos em ponte completa com filtro capacitivo na sada, uma tenso

senoidal de 135VRMS e 60Hz obtida com o auxlio de um transformador com secundrio

varivel. As equaes utilizadas na seqncia so com base em Barbi ( 2001).


34/108

28

+E

-E

Figura 3.2 Topologia do retificador de entrada.

Fonte: ProgramaProtel DXP.

Clculos para especificao dos diodos retificadores, considerando o conversor com

rendimento de 80%:

in

in

medV

PI = (3.6)

Em que Imed a corrente mdia (Equao 3.6) entregue pelo retificador, Vmed a tenso

do barramento em corrente contnua e Pin a potncia de entrada do conversor considerando o

rendimento citado. Portanto:

AImed 55,6191

1250==

Cada par de dois diodos da ponte completa responsvel por metade da corrente

mdia. Portanto cada diodo dever suportar:

AID 27,3=

Ser utilizado quatro diodos modelo 6A10 que suportam 6A de corrente mdia e uma tenso

reversa de 1000V (DATASHEET DIODO 6A10, 2008).

Para o filtro capacitivo, adota-se que a tenso de sada tenha uma ondulao mxima

de 15%. Utilizando a Equao 3.7:


35/108

29

)( 2min2

cpk

in

VVf

PC

= (3.7)

Em que f a frequncia da tenso de entrada (60Hz), Vpk a tenso de pico sobre o

filtro (191V) e Vcmin a mnima tenso de sada para o retificador admitindo a ondulao de

15%, ou seja, 85% de Vpk (162V). Portanto:

( )mFC 06,2

16219160

125022

=

=

Com o objetivo de diminuir o efeito da resistncia srie equivalente dos capacitores

sobre a ponte retificadora, sero utilizados quatro capacitores eletrolticos de 470F, que

suportam uma tenso de 400V. O que resultar em uma capacitncia equivalente de 1,88mF.

3.5.FILTRO DE SADA3.5.1. INDUTOR

Tem-se, na sada do conversor CC-CA, uma modulao por largura de pulsos

retangulares em 30kHz de uma senide em 60Hz. Faz-se necessrio inserir um filtro na sada

do conversor para eliminar as componentes em alta frequncia, restaurando o sinal senoidal

com a frequncia fundamental. Para isto, ser utilizado um filtro L0C0, conforme a Figura 3.3.

Seus parmetros so calculados a seguir. As equaes e as consideraes a seguir foram

segundo Pinheiro Filho (2005).Lo

Co

Vin Vo

Figura 3.3 Topologia do filtro L0C0.

Fonte: ProgramaProtel DXP.


36/108

30

Tenso direta mxima VSmaxsobre os interruptores:

VVV inS 191max ==

Corrente de carga outI de acordo com a Equao 3.8:

AV

PI

out

outout 87,7

127

1000=== (3.8)

Mxima ondulao de corrente max0LI (Equao 3.9) e corrente de pico no indutorpkLI 0 (Equao 3.10):

AII outL 98,187,725,025,0max0 === (3.9)

AI

IIL

outpkpkL 13,122

98,114,11

2

00 =+=

+= (3.10)

Corrente mxima maxSI e eficaz SrmsI (Equao 3.11) nos interruptores:

AIII outpkDS 14,11maxmax ===

AmII ioutpkSrms 28,594,03

1

8

114,11

3

1

8

1=+=+=

(3.11)

Corrente eficaz atravs do indutor:

AII outLoef 87,7==

Existem diversas formas para determinar um filtro de sada de um conversor CC-CA.

Para este projeto optou-se por determinar a ondulao mxima de corrente que se deseja

permitir circular pelo indutor do filtro de sada para obter a indutncia. Com este parmetro

definido, calcula-se o capacitor de sada, de modo que a frequncia de corte do filtro sejabastante superior a 60Hz, valor que se deseja na sada, e seja tambm suficientemente inferior


37/108

31

frequncia dos harmnicos produzidos pelas comutaes presentes na entrada do filtro,

garantindo praticamente a quase completa eliminao das mesmas.

Com base neste raciocnio, tendo definido um valor paraILomax,definimos o valor doindutor, conforme Equao 3.12:

HIf

VL

Ls

in92,400

98,1300008

191

8 max00 =

=

= (3.12)

Ser utilizado um indutor de 500H.

3.5.1.1.PROJETO FSICO DO INDUTOR

Para dimensionar construtivamente o indutor do filtro de sada, utilizou-se a

metodologia apresentada em (BARBI, 2001), bem como os dados relativos a ncleos de

ferrite e bitola dos condutores esmaltados. Contudo, deve-se escolher alguns parmetros

iniciais do indutor baseado no tipo de material ferromagntico, com o objetivo de evitar a

saturao do mesmo durante a operao. Estes parmetros so definidos na seqncia:

Densidade de fluxo mxima: 0,30T.

Fator de ocupao da rea da janela: 0,70.

Densidade mxima de corrente nos enrolamentos: 450,00A/cm.

Com base nestes parmetros, deve-se utilizar um ncleo tipo E tamanho 42/20 com 44

espiras de 3 fios de 21AWG e com entreferro de 0,26cm.

3.5.2. CAPACITOR

Determinado o valor do indutor, parte-se para a determinao do capacitor de sada.

Para isso, necessrio adotar a frequncia de corte do filtro, a qual, segundo a literatura, deve

ser um sexto da frequncia de chaveamento, conforme a Equao 3.13 a seguir:

kHzf

fzs

56

30000

6 === (3.13)


38/108

32

Enfim, pode-se calcular o capacitor pela Equao 3.14 a seguir:

( ) ( )F

LfzC

49,41092,40050002

1

2

1620

0 =

== (3.14)

Ser utilizado um capacitor de 5F, com isolamento de 250V em polipropileno.

3.6.COMPARADORES E PORTANOT COM HISTERESE.

Conforme j mencionado, para gerar os sinais de PWM modulados senoidalmente atrs nveis de tenso, faz-se necessrio comparar uma onda portadora triangular com duas

ondas senoidais de referncia defasadas entre si de 180. No entanto pode-se obter o mesmo

efeito comparando-se uma onda senoidal de referncia com duas ondas portadoras

triangulares, tambm defasadas de 180. Para comparar estes sinais, utilizar-se-o dois

circuitos integrados comparadores LM311P.

Antes de enviar os sinais de PWM ao driver (que ser discutido na seqncia)

necessrio condicionar os sinais para impedir que o efeito de slew rate, dos amplificadores

operacionais utilizados como comparadores, seja repassado ao driver.

Segundo Sedra (1999), o slew rate [...] a mxima variao de tenso de sada em

um amp op real [...] e definida como

mxdt

dvSR 0=

Sendo usualmente especificada nos catlogos de amp ops em V/s. (SEDRA; SMITH, 1999,

p. 94).

A Figura 3.4, a seguir apresenta a curva caracterstica de slew rate, para uma entrada

em degrau, do amplificador operacional LM311 (DATASHEET LM339N, 2008), o qual ser

utilizado como comparador na gerao dos PWMs.


39/108

33

Figura 3.4 Slew ratepara o amplificador operacional LM311.

Fonte: Folha de dados do componente LM311N (2008).

Cada pulso do PWM ser a composio das curvas de subida e de descida, conforme a Figura

3.4, resultando em um pulso trapezoidal ao invs de retangular, que era esperado. Para

corrigir o efeito do slew rate sobre o PWM, ser utilizado o circuito integrado CD40106B,

que atua como porta notcom histerese. Portanto suas funes sero modelar a forma de onda

dos pulsos enviados ao driver e produzir os sinais de PWM complementares para o

acionamento dos MOSFETs. A atuao na modelagem da onda conforme a figura a seguir:

Figura 3.5 Funcionamento da portanotcom histerese.

Fonte: Folha de dados do componente CD40106B (2008).

3.7.SOFT-STARTDO CONVERSOR CC-CA

Segundo Barbi (2001, p. 205):

Quando se energiza uma fonte chaveada, imperativo que a razo cclica progrida

lentamente, desde o valor nulo at o valor necessrio para suprir a potncia de carga.Caso contrrio h risco de destruio do interruptor, saturao do transformador eovershootde sada.


40/108

34

Optou-se por implementar o soft-startatravs doLabVIEW, por ser fcil de ajustar e

tambm com o intuito de economizar componentes e espao na placa de circuito impresso. A

senide de referncia foi programada para que, ao energizar o circuito, comece com um valor

nulo e aumente linearmente sua amplitude at o valor mximo, conforme mostrado a seguir:

Figura 3.6 Soft-startimplementado atravs doLabVIEW.

Fonte: ProgramaLabview.

3.8.SIMULAES3.8.1. VISO GERAL DO CIRCUITO

Para constatar o funcionamento e validar o projeto, algumas simulaes, utilizando o

programa Multisim 10.0.1, foram feitas para a verificao de algumas formas de onda de

extrema importncia para um conversor CC-CA, tais como: PWM a trs nveis de tenso para

o chaveamento dos interruptores e a resposta do filtro de sada. O circuito utilizado parasimulao apresentado conforme a Figura 3.7. Este circuito baseado na topologia bsica de

um conversor CC-CA.


41/108

35

Figura 3.7 - Viso geral do circuito simulado.Fonte: ProgramaMultisim.


42/108

36

Para efeito de simulao o modelo do transistor MOSFET usado como chave de

potncia foi substitudo por chaves ideais (J1, J2, J3, J4) em srie com os diodos D2, D1, D4,

D7 respectivamente.

3.8.2. PWMA TRS NVEIS DE TENSO

O circuito PWM est conforme mostra a Figura 3.8. A onda triangular portadora foi

criada atravs de um gerador de funo (XFG1), com uma frequncia de 30kHz. Esta

frequncia tambm repassada ao chaveamento dos interruptores.

Esta onda triangular comparada a uma onda senoidal de referncia com frequncia60Hz para a modulao PWM. Ser necessrio utilizar dois circuitos integrados LM311. No

entanto um comparador receber uma onda triangular proveniente do gerador de funo e o

outro far a comparao com uma onda triangular complementar. Esta inverso da onda

portadora ser feita utilizando um simples CI (LM324N), em configurao inversora com

ganho unitrio.

V15

15 V

V3

15 V

V4

5 Vrms

60 Hz

0

U1

LM311N

B/STBVS+

GND

BAL

VS-

2

3

4

8

7

1

5 6

R3

1k U3A

U3B

XFG1

U4A

LM324N

3

2

11

4

1

V2

15 V

V5

15 V

R5

10k

R6

10k

V6

15 V

V7

15 V U2

LM311N

B/STBVS+

GND

BAL

VS-

2

3

4

8

7

1

5 6

R4

1k

Onda senoidal

de referncia

U5A

U5B

J1

J3

J4

J2

40

44

43

42

0

0

0

41

39

0

0

0

38

37

0

36

0

0

0

35

34

33

0

3

5

Figura 3.8 - Circuito gerador do PWM a 3 nveis.

Fonte: ProgramaMultisim.


43/108

37

Na sada de cada comparador h uma porta lgica inversora para criar pulsos

complementares para acionamento das chaves semicondutoras. De acordo com a Figura 3.9,

possvel notar que os sinais em amarelo e roxo so complementares assim como os sinais azul

e verde.

Figura 3.9 - Sinais do PWM a trs nveis, enviados s chaves semicondutoras.


3.8.3. TENSO DE SADA DO FILTRO LC

A Figura 3.10 a seguir, apresenta a resposta do conversor CC-CA modulado a trs

nveis de tenso sem o filtro LC. A resposta ser ento pulsos iguais ao do PWM, mas com

tenso igual ao do barramento CC.

Figura 3.10 Tenso de sada sem o filtro LC.



44/108

38

Aps a insero do filtro LC previamente dimensionado e projetado, a resposta do

conversor CC-CA que antes era um trem de pulsos de PWM, passa a ser uma senide na

frequncia 60Hz, ou seja, recuperando a frequncia fundamental da onda de referncia

conforme a Figura 3.11.

Figura 3.11 Tenso de sada com o filtro LC.



45/108

39

3.9.CONCLUSO

O filtro dimensionado para a situao em que a fonte entrega tenso corrente

nominais, realiza a sua funo de limitar a ondulao em alta frequncia gerada pelo

conversor CC-CA, mantendo-a em nveis admissveis e restaurando a componente

fundamental.

Optou-se por utilizar MOSFETs para o chaveamento do circuito de potncia devido

ao custo e facilidade de aquisio se comparado aos IGBTs. Sendo assim, foi projetado um

conversor CC-CA a trs nveis de tenso com um filtro LC, e sada senoidal em 60Hz.

Todos os circuitos eletrnicos utilizados para modular o sinal senoidal de referncia

para obteno do PWM a trs nveis de tenso foi simulado computacionalmente, obtendo-se

xito. Assim validou-se o projeto, podendo partir para a etapa de implementao.


46/108

40

4.CAPTULO IV4.1.INTRODUO

Neste captulo ser feito o detalhamento da implementao da interface da fonte

geradora de afundamento de tenso, a qual funcionar como uma interface para o usurio

especificar as caractersticas do afundamento que deseja obter, e tambm gerar o sinal de

referncia senoidal para a obteno do PWM a trs nveis de tenso.

4.2.PROGRAMA E CIRCUITO PARA GERAO DO SINAL DE REFERNCIA4.2.1. ESCOLHA DO PROGRAMA E DO CIRCUITO

A escolha do programa a ser utilizado para a gerao da senide de referncia do

conversor CC-CA levou em conta alguns aspectos importantes. Um deles a interao entre

usurio e a interface de comando, ou seja, de extrema importncia uma interface simples e

de agradvel visualizao. Os parmetros do afundamento de tenso devem ser facilmente

identificados e deve possuir certa facilidade na mudana destes valores. H tambm uma

visualizao prvia do sinal a ser gerado.

Outro aspecto a ser considerado em relao comunicao entre o computador que

processar o sinal senoidal a ser gerado e o conversor CC-CA da fonte geradora. necessrio

definir essa forma de comunicao, se esta seria, por exemplo, atravs da porta paralela do

microcomputador (LPT1), da porta serial (COM1, COM2, etc), da USB, atravs de um

circuito microcontrolado ou utilizando uma placa de aquisio.

A linguagem de programao que atende a todos os requisitos exigidos pelo programa a linguagem LabVIEW, do fabricante de placas de aquisio e desenvolvedor National

Instruments(NI).

OLabVIEW um ambiente de desenvolvimento grfico que possibilita a simulao, a

aquisio de dados, o controle de instrumentos, a anlise de medida e apresentao de dados.

Esta programao possui a flexibilidade de uma linguagem de programao poderosa sem a

complexidade de ambientes de desenvolvimento tradicionais, ou seja, uma linguagem de

alto nvel, totalmente visual e de fcil aprendizagem (LABVIEW, 2008).


47/108

41

Esse ambiente possui ferramentas poderosas para criar aplicaes sem escrever

qualquer linha de cdigo textual. possvel especificar a funcionalidade do sistema desejado

montando diagramas de blocos, o que uma notao de desenho natural para os cientistas e

engenheiros (LABVIEW, 2008).

Com relao ao aspecto de comunicao entre o microcomputador e a fonte, tentou-se,

a princpio, gerar uma sada analgica atravs da porta paralela do computador. O programa

processava o sinal a ser gerado e a porta paralela fazia a comunicao. Atravs dos 8 bits

disponveis na porta paralela gerou-se digitalmente os valores da amplitude da senide. Esse

sinal digital foi convertido, atravs de um conversor digital-analgico feito com uma rede de

resistores R-2R, em um sinal analgico.

Analisou-se o sinal gerado e concluiu-se que devido ao ambiente LabVIEWnecessitar

de uma grande velocidade de processamento, no foi possvel gerar uma senide sem

deformaes atravs da porta paralela (LPT1) com frequncia superior a 7 Hz. A senide de

60 Hz gerada atravs da sada paralela apresentou uma grande deformao, no assemelhando

ao sinal desejado, conforme ilustrado na figura 4.1.

Figura 4.1 - Senide distorcida gerada atravs da porta paralela (LPT1).

Aps descartada a possibilidade de gerao da senide atravs da porta paralela,

optou-se em utilizar uma placa de aquisio da NI (figura 4.2). Esta placa uma modelo E

series, a qual comunica com o microcomputador atravs do slotPCI. Possui duas sadas e


48/108

42

quatorze entradas, todas analgicas. Como foi definido no programa uma velocidade de

escrita de 10 mil pontos por segundo, conclui-se que a placa srie E atende plenamente nosso

objetivo, j que a mesma pode gerar at 400 mil pontos por segundo em cada sada analgica.

A folha de dados desta placa de aquisio, na qual so apresentadas todas as suas

caractersticas, est apresentada no Anexo I.

Figura 4.2 - Placa de aquisio NI.

Fonte:National Instruments (2008).

4.2.2. DESENVOLVIMENTO DO PROGRAMA

Aps a escolha do programa e circuito a serem utilizados para a gerao da senide de

referncia, necessrio a implementao do cdigo do programa de afundamento tenso emLabVIEW.

Um fluxograma foi elaborado visando facilitar essa programao, e demonstra de uma

maneira simplificada o funcionamento do programa e sua lgica de programao, conforme

ilustrado na Figura 4.3.


49/108

43

Figura 4.3 - Fluxograma referente ao programa gerador da senide de referncia ao afundamento.

Fonte: Autoria Prpria.


50/108

44

4.2.3. PAINEL DE INTERFACE COM USURIO

No painel de interface do usurio desta primeira verso do programa, buscou-se

simplificar ao mximo sua operao, tendo neste painel frontal apenas os parmetros

necessrios ao afundamento, sem informaes adicionais.

Neste painel o usurio escolhe qual o tempo desejado de afundamento. Este tempo

definido em ciclos ou em segundos. Se por acaso o usurio definir um tempo que no

composto por ciclos inteiros de 16,667ms, o programa corrigir automaticamente esse valor,

adicionando no tempo escolhido pelo usurio o tempo faltante para completar um ciclo

inteiro.

O painel de interface da primeira verso do programa est mostrado na Figura 4.4.

Figura 4.4 - Painel de interface com usurio.


H 12 botes com valores previamente determinados, onde o usurio simplesmente opressiona e o valor estar parametrizado. Uma barra rolante est disponvel para a escolha dos


51/108

45

valores de ciclo. E tanto os ciclos desejados, quanto os segundos, podem ser escolhidos

atravs de duas caixas de texto, onde este valor pode ser escrito diretamente.

Todas essas possibilidades de escolha so interativas, ou seja, quando o valor de um

boto, ou barra, ou caixa de texto modificado, as outras variveis de tempo so

automaticamente modificadas a esse valor escolhido.

Outro parmetro varivel do painel frontal do programa a amplitude. Essa amplitude

medida em porcentagem, ou seja, calculada em relao amplitude nominal da senide.

Um grfico foi adicionado para mostrar o sinal gerado em tempo real, o qual ser

produzido pela placa de aquisio e levado at o conversor CC-CA.

O boto de incio do afundamento tambm est presente neste painel frontal, e

utilizado para dar incio ao afundamento. Um boto de Parada do programa foi adicionado ao

painel frontal para desligar o programa e a gerao da senide da placa de aquisio.

4.2.4. CDIGO DE PROGRAMAO

A programao em LabVIEWfoi feita, baseada no fluxograma acima descrito. Foram

desenvolvidos dois laos principais que compem a estrutura da programao.Uma viso geral do cdigo de programao da fonte geradora de afundamento de

tenso est mostrada na Figura 4.5.


52/108

46

Figura 4.5 - Viso geral do cdigo de programao.


No lao superior so feitas as interaes entre os botes de segundos e ciclos da

parametrizao do afundamento de tenso, e tambm a correo dos tempos dos ciclos, ou

seja, quando o usurio escolher tempos fracionrios ao ciclo de 16,667ms, o programa

automaticamente corrigir esse valor para o prximo valor superior.

Essa correo necessria devido ao funcionamento do conversor CC-CA. Caso

houvesse a possibilidade de alterar a amplitude da senide no seu ponto de mxima

amplitude, por exemplo, isto introduziria um degrau no sinal de referncia. Este degrau seria

repassado ao PWM e consequentemente aos MOSFETs, tornando a comutao dos mesmos


53/108

47

perigosa devido aos efeitos relacionados ao chaveamento destes componentes, descritos em

outra seo desta monografia.

J o lao inferior o mais importante do programa. Nele encontra-se toda a lgica de

programao para a gerao do afundamento de tenso e a senide de amplitude nominal.

Tanto o lao superior quanto o lao inferior so envoltos por outro lao. Esse lao

global faz o programa ser executado continuamente at o boto de stopser pressionado.

Dentro do lao inferior encontra-se uma estrutura chamada de Stacked sequence

(Figura 4.6). Dentro dessa estrutura foram colocados outros laos. Um destes o lao de

separao da varivel de tempo em segundos inteiros e fracionrios.

Figura 4.6 - Stacked sequence structure.


Como o cdigo interpreta de maneiras diferentes os tempos dados por segundos

inteiros e fracionrios, necessrio separar esse tempo para poder utiliz-lo. O nmero inteiro

e o fracionrio so levados para blocos diferentes, onde no programa haver uma seqncia de

utilizao. Primeiramente sero gerados tempos de afundamento com os segundos inteiros e

depois de completado este ciclo ser gerado o afundamento referente aos segundos

fracionrios. O bloco da Figura 4.7 separa a varivel tempo dado em segundos, em nmeros

inteiros e fracionrios.

Figura 4.7 - Bloco para separao dos segundos em inteiros e fracionrios.



54/108

48

A segunda etapa do stacked sequence structurepossui uma varivel chamada de Start

do afundamento. Essa varivel alterada atravs de um boto no painel frontal, e pode

assumir os valores booleanos: verdadeiro ou falso. Esta varivel d incio ao afundamento

quando, aps este ser definido pelo usurio.

Este boto est ligado diretamente em uma case structure (estrutura condicional). O

valor vinculado varivel ligada no terminal seletor (start do afundamento) da estrutura,

determina qual caixa executar. Ou ser executada a caixa referente ao valor verdadeiro ou a

do valor falso. O terminal seletor representado por um ponto de interrogao na cor verde.

Como se trata de uma boto virtual, pode-se considerar que essa varivel

normalmente aberta, ou seja, atribudo ao boto um valor de falso. Se selecionar este boto,

atribumos a este um valor de verdadeiro.

Quando essa varivel assumir um valor verdadeiro o afundamento da senide ser

iniciado. A varivel de incio do afundamento da senide e a estrutura condicional case

structure esto, de uma maneira simplificada, mostradas na Figura 4.8.

Figura 4.8 - Varivel de incio do afundamento ecase structure.


Dentro desse case structureencontra-se outra estrutura igual, mas a varivel ligada ao

terminal seletor diferente da varivel conectada estrutura externa. Esse case interno

executa os tempos, dados em segundos, menores do que um, ou os maiores, dependendo do

valor da varivel do terminal seletor. Essa separao em segundos inteiros e fracionrios foi

descrita anteriormente.

Quando solicitado um afundamento de tenso o programa inicia o afundamento no

instante em que a senide passa por zero e termina os ciclos pr-determinados de

afundamento quando essa senide passa por zero novamente. Isso foi feito para evitar spikes

de tenso e problemas no chaveamentos dos Mosfets. Para tempos inteiros de segundos a

senide gerada diretamente com um bloco gerador de senides da biblioteca do Labview.

O cdigo utilizado para gerar uma senide com tempo menor do que um segundo est

mostrado na Figura 4.9.


55/108

49

Figura 4.9 - Diagrama de blocos referente ao afundamento de tenso com tempo menor do que 1 segundo.

Fonte: ProgramaLabview

Para simplificar a programao foi gerado um bloco chamado SubVI (bloco branco da

figura anterior). Dentro deste bloco h outro cdigo de programao (Figura 4.10) que tem a

funo de gerar as senides com tempo menor do que um segundo.

Figura 4.10 - Cdigo de programao interno SubVIreferente gerao de senides menores do que um

segundo.


Dentro da estrutura dessa SubVI esto contidos dois blocos (Figura 4.10) que tm a

funo de gerar senides. Algumas constantes so adicionadas a esses blocos para definir

certos parmetros da onda. No caso do bloco superior temos duas constantes atreladas ao

gerador de senide. O valor de 60 define a frequncia da senide a ser gerada e o valor de 4,5

a amplitude desta. Os dois nmeros dez mil presentes nos geradores de senide so

responsveis pela escolha da qualidade do sinal a ser gerado. Outros parmetros podem ser


56/108

50

adicionados conforme mostra a Figura 4.11, o que no caso deste programa, no so

necessrios.

Figura 4.11 - Gerador de forma de onda senoidal.


O gerador de forma de onda senoidal inferior o responsvel pelo afundamento de

tenso. Nele possui uma varivel chamada Amplitude, que referente amplitude do

afundamento de tenso. A forma de onda deste gerador substitui a onda senoidal do gerador

superior no tempo definido pelo usurio. Como resultado, teremos uma forma de onda com

um afundamento. Neste caso o afundamento ser de valor de tempo menor do que um

segundo.

Para tempos maiores ou iguais a 1 segundo, outros blocos com outra SubVI (Figura

4.12), habilitada a gerar a forma de onda senoidal. O cdigo referente gerao de senides

com tempo maior do que um segundo est ilustrado abaixo.

Figura 4.12 - Diagrama de blocos referente ao afundamento de tenso com tempo maior do que 1 segundo.


Dentro dessa SubVIh um contador regressivo de tempo e executa o afundamento at

esse valor chegar a zero. O cdigo interno da SubVI est mostrado na Figura 4.13.


57/108

51

Figura 4.13 - Cdigo de programao interno SubVIreferente gerao de senides maiores do que um

segundo.


H a possibilidade de o usurio optar em afundar a senide em um tempo composto

por valores inteiros e fracionrios. Neste caso o programa seleciona a varivel chamada

maior impondo a essa um valor true, com isso habilitado primeiramente a execuo das

senides de tempo maior do que um segundo e depois de concluda essa etapa, o programa

altera o valor da varivel maior parafalse, e quando ser executado as senides de tempo

fracionrio.

Essas formas de onda de afundamento de tenso geradas atravs dos blocos descritos

acima, substituem uma senide de referncia a qual est externa s estruturas referentes ao

afundamento.

O gerador senoidal de referncia, apresentado na Figura 4.14, o responsvel em gerar

a senide de amplitude nominal quando o usurio no desejar um afundamento de tenso.

Nesta situao o conversor CC-CA opera como uma fonte senoidal alimentando a carga com

tenso nominal.

Figura 4.14 - Gerador de onda senoidal de referncia.



58/108

52

4.2.5. SOFT-START

Optou-se em fazer o soft-startno prprio programa ao invs de utilizar componentes

eletrnicos no circuito modulador.

O cdigo referente ao soft-start ser executado apenas uma vez, somente quando o

programa ligado. Esse cdigo gera nove ciclos da senide de referncia. Comea com dois

ciclos com zero Volt de amplitude, incrementando nos prximos sete ciclos o valor de 0,5

Volts em cada ciclo. Aps esse soft-starto programa gera a senide com amplitude nominal.

Figura 4.15 Soft-startgerado via programa.



59/108

53

4.3.CONCLUSO

A linguagem de programaoLabVIEW apresentou um rendimento satisfatrio quanto

sua programao e as interfaces geradas so de agradvel visualizao. uma linguagem

que possibilita uma fcil programao e entendimento, por se tratar de um desenvolvimento

baseado em blocos.

O programa desenvolvido para o controle e gerao dos afundamentos de tenso, gera

o sinal senoidal atravs de uma placa de aquisio, devido ao fato desta linguagem de

programao exigir um bom processamento computacional.

Tentativas em se utilizar o programa sem a placa de aquisio foram feitas, mas no

apresentaram resultados aceitveis. Essas tentativas foram feitas utilizando-se a porta paralela

do computador e um conversor Digital Analgico.

A placa de aquisio utilizada apresentou uma boa resoluo do sinal gerado e uma

boa flexibilidade quanto quantidade de portas de entradas e sadas, tanto analgicas quanto

digitais. A isolao da placa foi feita para isol-la do circuito da fonte geradora de

afundamentos de tenso, o qual ser abordada no captulo 5.


60/108

54

5.CAPTULO V5.1.INTRODUO

Tendo finalizado a etapa de projeto e simulao, parte-se para a montagem do

prottipo, seguindo a topologia de ligao da Figura 5.1, onde V0 a tenso de sada.

Figura 5.1 Esquema de montagem.

Fonte:Protel DXP.

AMOSTRA

SENIDE

LABVIEW

ISOLADOR

COMPENSADOR

TRIANGULAR

Lo

Co

INVERSOR

BLOQUEIOCC

COMPARADOR

DRIVER

BARRAMENTO

MOSFETS

BLOQUEIOCC

COMANDO

COMPARADOR

COMANDO

DRIVER

FILTRO

GERADOR

SENIDE

Vo

SINAL ERRO

PWM1

PWM1

PWM2

PWM2

PWM1

PWM1

PWM2

PWM2

Vo


61/108

55

Neste captulo sero abordados detalhes do circuito do conversor CC-CA, a

implementao do prottipo, a integrao do programa de interface ao estgio de potncia e

por fim os resultados obtidos.

5.2.FONTE DE ALIMENTAO

Para a alimentao dos circuitos de controle e driversdo conversor CC-CA utilizou-se

uma fonte simtrica 15V, obtida atravs de um transformador com derivao central, um

retificador a diodos em ponte completa, dois reguladores lineares de tenso e filtros

capacitivos, conforme Figura 5.2.

0 Vac

-15 Vac

15 Vac 2200uF25V

C41

100nF50V

C22

IN2

1

OUT 3

GND

U11 MC7915

100nF50V

C24

47uF25V

C39

D121N4007

-15V

2200uF25V

C43

D81N4007

D91N4007

D61N4007

D51N4007

IN1

2

OUT 3

GND

U6 LM7815

100nF50V

C21

47uF25V

C38

+15V

LD5

1k2R15

100nF50V

C23

D71N4007

LD4

1k2R16

Fonte simtrica

127 Vac

N

220 Vac

Figura 5.2 Fonte Simtrica.

Fonte:Protel DXP.

Optou-se por alimentar o circuito com as tenses simtricas de 15V, pois todos os

circuitos integrados utilizados e os drives do estgio de potncia so tolerantes a estes nveis.

A simetria foi utilizada para facilitar a comparao entre os sinais triangulares com a senide

de referncia, e desta com o sinal de realimentao, pois todos, com auxlio de capacitores de

desacoplamento, no apresentam nvel mdio.


62/108

56

5.3.ISOLAO ENTRE O CONVERSOR E O MICROCOMPUTADOR

Conforme abordado no Captulo IV, a senide de referncia utilizada no conversor

CC-CA obtida atravs de uma placa de aquisio do fabricante National Instruments

conectada ao barramento PCI do microcomputador, e implementada e controlada atravs de

uma interface emLabView.

Contudo, a sada da placa de aquisio no isolada do circuito de microcomputador,

tornando muito perigosa a ligao direta desta com o circuito de controle do inversor,

havendo riscos de queima tanto do microcomputador quanto da placa de aquisio. Houve

ento a necessidade de isolar de maneira efetiva os circuitos, mas sem perder a preciso do

sinal senoidal de referncia, pois este ser fundamental para gerao dos sinais de PWM.

Primeiramente avaliou-se a possibilidade de utilizar o opto acoplador Siemens IL300,

porm no foi possvel utiliz-lo pela dificuldade de aquisio e tambm pela pequena regio

de linearidade do mesmo, o que comprometeria um pouco o funcionamento do circuito, uma

vez que, espera-se que o sinal senoidal de referncia tenha uma grande excurso sobre o seu

valor nominal, sem perder a preciso.

Ento, utilizou-se o amplificador operacional isolador AD210N, cuja amostra fora

adquirida junto a Analog Devices, o qual, segundo a folha de dados do componente,disponibiliza uma completa isolao galvnica entre a entrada e a sada, opera com

frequncias de at 20kHz, apresenta no linearidade mxima de apenas 0,012%, alm de ser

alimentado com uma fonte simples de 15V. A Figura 5.3 apresenta o di

Documents

Monografia Minha