Embed Size (px)
Citation preview
ASSOCIAÇÃO EDUCACIONAL DOM BOSCO
FACULDADE DE ENGENHARIA DE RESENDE
CURSO DE ENGENHARIA ELÉTRICA / ELETRÔNICA
REGISTRADORES
LIANA DE SOUZA RITTER
RESENDE - RJ
02 de Outubro de 2012
1
LIANA DE SOUZA RITTER
REGISTRADORES
Relatório de experimento apresentado à Associação
Educacional Dom Bosco, Faculdade de Engenharia
de Resende, como exigência da disciplina de
Circuito Lógico e Sistemas Digitais do Curso de
Engenharia Elétrica/Eletrônica, para Grau parcial do
4° Bimestre.
Orientadora: Professora Bruna Tavares
RESENDE
02 de Outubro de 2012
2
SUMÁRIO
INTRODUÇÃO....................................................................................................... 3
1 FUNDAMENTAÇÃO TEÓRICA......................................................................... 3
2OBJETIVO.............................................................................................................. 5
3 MATERIAIS
MÉTODOS E RESULTADOS..............................................................................
5
Experiência 1.................................................................................................... 5
Experiência 2.................................................................................................... 6
Experiência 3.................................................................................................... 8
Experiência 4.................................................................................................... 9
4 EXERCÍCIOS......................................................................................................... 10
CONSIDERAÇÕES FINAIS................................................................................. 10
REFERÊNCIAS..................................................................................................... 10
3
INTRODUÇÃO
Os registradores são grupos de elementos de memória que trabalham em conjunto
como uma única unidade. Os registradores mais simples guardam palavras binárias, outros
modificam a palavra guardada, somando 1 ou descontando bits para a direita ou para a
esquerda.
Este trabalho relata um experimento em laboratório, realizado em grupo, nos quais
foram testados e observados os funcionamentos de alguns flip-flops. Os resultados observados
foram relatados nas tabelas que seguem.
1 FUNDAMENTAÇÃO TEÓRICA
Deslocador
O deslocador serve para mover um conjunto de bits de uma ou mais posições para a
esquerda ou direita.
Dependendo do tipo de deslocamento, podem ser inseridos '0's para as posições que
ficam vagas à medida que os bits correspondentes vão sendo deslocados.
Para os números cuja representação coloca o bit de sinal no bit mais à esquerda,
normalmente esse bit é replicado quando os bits são deslocados para a direita.
Deslocamento para a direita de 2 bits:
00001111 --> 00000011
Deslocamento para esquerda de 3 bits
00001111 --> 01111000
Deslocamento para a direita de 2 bits de valor negativo em complemento a dois:
10001111 --> 11100011
Note que para cada bit deslocado para a direita, corresponde a uma divisão inteira por 2:
00011100 --> 00000111
28 --> 7
4
E para cada bit deslocado para a esquerda, corresponde a uma multiplicação por 2:
00001111 --> 01111000
15 --> 120
Figura: Representação de Deslocador de n Bits
Registrador de deslocamento
Figura: Representação do Registrador de Deslocamento
Composto por uma série de Latches ou Flip-Flops, onde a saída Q de um está acoplada
a entrada D do seguinte.
Aplicações:
• As UALs dos processadores têm registradores de deslocamento (esquerda, direita e
em anel).
• Conversão série para paralelo e vice-versa.
5
No exemplo acima os últimos 4 valores da seqüência são armazenados do registrador de
deslocamento.
Registrador de Deslocamento com Carga Paralela
6
Figura: Esquema de Registrador de Deslocamento com Carga Paralela
Registrador de Deslocamento Universal
Armazena 4 valores
Entradas seriais ou paralelas
Saídas seriais ou paralelas
Permite o deslocamento à esquerda ou à direita
Desloca novos valores à esquerda ou à direita
7
Figura: Representação do Registrador de Deslocamento
Considere um dos quatro flip-flops
Próximo valor no próximo ciclo de clock:
Figura: Representação do Registrador de Deslocamento2 OBJETIVOS
O objetivo do experimento foi verificar o funcionamento do
3 MATERIAIS
- Prot-o-board
- Fios jumpers
- 2 x CI 74LS74
- 3 x CI 74LS00
8
4 MÉTODOS E RESULTADOS
Realizamos experiências com CI’s no prot-o-board
4.1 EXPERIÊNCIA 1:
O circuito da figura foi montado, utilizando dois CI’s 74LS74. Foi consultada a folha
de dados para fazer a ligação da alimentação onde o pino 14 ficou no Vcc +5 V e o pino 7 no
GND.
Figura – Registrador de 4 Bits
Depois da montagem, foi possível verificar o funcionamento do circuito e completar a
tabela 1.
ENTRADAS CLOCK SAÍDASA B C D H L3 L2 L1 L00 0 0 0 descida
9
0 0 0 0 descida 1 0 0 0 descida 1 1 0 0 descida 1 1 0 1 descida 1 1 1 1 descida 0 0 0 0 descida 0 1 1 0 descida 1 1 0 1 descida 0 1 0 0 descida 0 0 0 1 descida
Tabela 1 – Resultados Obtidos para Experiência 1: Registrador de 4 Bits
O circuito da Figura 1 se destina a carregar no registrador, após aplicação de clock, a palavra selecionada por A, B, C e D. O circuito é muito primitivo para ser de qualquer uso.
4.2 EXPERIÊNCIA 2:
O circuito da figura foi montado:
Figura 5 – Registrador de 4 Bits Melhorado
Depois da montagem, foi possível verificar o funcionamento do circuito e completar a
tabela 2.
LOAD ENTRADAS CLOCK CLEAR SAÍDAS
10
(CARGA)G A B C D H F L3 L2 L1 L00 0 0 0 0 0 1 0 1 0 1 0 subida 1 0 1 1 1 0 subida 1 1 1 1 1 0 subida 1 0 0 0 0 0 subida 1 1 0 0 1 1 subida 1 0 1 1 1 1 subida 1
Tabela 2 – Resultados Obtidos para Experiência 2: Registrador de 4 Bits MelhoradoDa tabela 4, observa-se:
1) Tem-se F = 0, logo as saídas
4.2.1 Conclusão
Pode-se observar que a transferência de informação da entrada D para a saída se fez na
subida do clock, e que as entradas podem mudar de estado durante a permanência do clock em
1 ou 0, sem alteração da saída.
4.3 EXPERIÊNCIA 3:
11
O circuito da figura 6 foi montado, mas antes da montagem o grupo consultou a folha
de dados para fazer a ligação da alimentação onde o pino 14 ficou em Vcc +5 V e o pino 7 em
GND.
Figura 6 – Circuito para teste do Preset e do Clear.
Depois da montagem, foi possível verificar o funcionamento do circuito e completar a
tabela 3.
Entradas SaídaPreset Clear Clock D Q Q
A B C D L1 L21 1 0 0 0 11 1 1 0 0 11 1 0 0 0 10 1 0 0 1 00 1 1 0 1 01 1 0 0 1 01 0 0 0 0 11 0 0 1 0 11 0 1 1 0 10 0 1 1 X X0 0 0 0 X X
Tabela 3 – Tabela de funcionamento do Preset e do Clear.
4.3.1 Conclusão
12
Pode ser notado, pela tabela de funcionamento, que um 0 na linha do Preset faz a saída
Q ir para o nível 1 (“preseta” a saída), e um 0 na linha clear faz a saída Q ir para 0 (“limpa” a
saída); e que as linhas Preset e clear têm prioridade sobre as outras linhas de entrada (no caso
D e clock). Pela informação das últimas duas linhas da tabela, vê-se que a atuação de Preset e
do clear simultaneamente, faz com que a saída Q e Q barrado fique em nível 1, perdendo
assim a característica de serem complementares.
4.4 EXPERIÊNCIA 4:
O circuito da figura 7 foi montado, mas antes da montagem o grupo consultou a folha
de dados para fazer a ligação da alimentação onde o pino 14 ficou em Vcc +5 V e o pino 7 em
GND.
Figura 7 – Circuito para teste do tset-up
Depois da montagem, foi possível verificar o funcionamento do circuito e completar a
tabela 4
Entradas SaídasD=ck Clear Q Q
C B L1 L00 0 0 10 1 0 11 1 0 1
Tabela 4 – Tabela de funcionamento do circuito da figura 7
Quando a chave C vai de 0 para 1, a saída deveria mudar de 0 para 1, pois a entrada D
está com 1 edge positivo do clock. Isto não ocorreu devido ao set-up-time, pois a informação
13
nas linhas de entrada deve estar disponível um tempo antes do aparecimento do edge positivo
do clock, tempo este chamado de tset-up (setamento).
Depois de completar a tabela verdade o circuito da figura 7 foi modificado como
mostra a figura 8.
Este circuito fornece um atraso entre o dado e o clock. No experimento, 4 inversores
foram suficientes para obter o atraso. Caso não fosse, era só aumentar o número de inversores.
Figura 8 – circuito da figura 7 modificado
4.4.1 Conclusão
Com a modificação introduzida, o atraso de tempo dos Gates inversores promoveu o
tset-up. Deste modo, o dispositivo funcionou corretamente. A figura 9 mostra as formas de
onda do ocorrido.
Figura 9 – Forma de onda do circuito da figura 8
EXERCÍCIOS
14
a) Com um flip-flop J-K pode-se construir um flip-flop D.
1. Certo
b) As linhas de Preset e de Clear prevalecem sobre as outras linhas de entrada.
1. Certo
c) Em flip-flop Mestre- escravo o funcionamento correto exige que o clock:
2. Tenha um Edge positivo.
d) O tempo set-up em um flip-flop D exige que:
2. A entrada esteja presente antes do clock.
CONSIDERAÇÕES FINAIS
Com os testes realizados o grupo pode ver na prática a teoria estudada em sala de aula,
comprovando-a com os dados anotados na tabela verdade de cada CI utilizado.
15
REFERÊNCIAS
FLIP-FLOP. Disponível em <http://www.ifi.unicamp.br>. Acesso em Setembro de 2011.
LÓGICA SEQUÊNCIAL: FLIPFLOPS. Disponível em <sc.upe.br/.../Circuitos2_Aula3_LogicaSequencialFlipFlops_corrigido.ppt>. Acesso em Setembro de 2011.
http://www.dcc.ufrj.br/~gabriel/circlog/Registradores.pdf
http://www.costajr.pro.br/docs/A1TDG/cap_06_registradores_exp_01_03.pdf
